什么是同步逻辑和异步逻辑？同步电路和异步电路的区别在哪？时序设计的实质是什么？
2021-09-29 07:33
失败的原因不是时序或者功率的问题，而是逻辑或功能错误。为此，功能验证已经成为ASIC开发周期中一个最关键的环节，通常最耗费时间。越来越多的ASIC设计人员发现通过采用FPGA进行功能原型设计能够最好
2019-07-15 07:00
本文讨论了在ASIC设计中数据在不同时钟之间传递数据所产生的亚稳态问题，并提出了一种新的异步FIFO的设计方法，并用VHDL语言进行描述，利用Altera公司的Cyclone系列的EP1C6进行硬件实现，该电路软件仿
2021-04-29 06:54
原型验证过程中的ASIC到FPGA的代码是怎样进行转换的？
2021-05-08 09:16
ASIC的设计流程是怎样的？FPGA的开发流程又是怎样的？
2021-11-01 07:08
的控制器有FIFO模式，教科书写的太专业了，如下：当FIFO模式启动时，表示转换结果依次放入结果寄存器，到达最后结果寄存器时再反转。读了八百遍都没读懂，唉，估计是我智商太低了。。。。。请问谁懂这个问题（异步时序如何处理）的解决办法啊，分享出来学习学习啊，万分感谢
2016-11-02 10:36
ASIC是什么？ASIC设计可以分为哪几个部分？
2021-11-01 07:42
软件无线电设计中ASIC、FPGA和DSP怎么选？
2021-04-28 06:09
在设计IP协议ASIC硬件电路中，有哪些问题需要考虑？IP协议专用ASIC器件电路怎样去设计？
2021-04-27 06:21
我的设计完全在Verilog中，并且已经使用Spartan FPGA进行了测试。我将源代码提供给ASIC工厂，以实现作为ASIC使用他们（我认为）的概要工具。我的问题是，有没有办法使用任何
2019-07-25 13:44
