利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步
2019-08-30 08:31
平台。该平台支持同一时间内32 个时钟运行，也就是说每个片上网络的内核可以在一个独立的时钟下运行， 从而使每个路由器和IP 核都运行在最佳频率上。因此适用于设计多时钟片上网络，实现高性能分组交换片上网络。
2019-08-21 06:47
STM32F769-DISCO是什么？STM32F769-DISCO开发套件有哪些板载资源？
2021-10-15 09:24
如何将 STM32F769I-EVAL 示例代码转换为 STM32F769I-Discovery 代码？
2022-12-26 07:00
时钟域转换中亚稳态是怎样产生的？多时钟域数据传递的FPGA实现
2021-04-30 06:06
您好，我在使用HMC769 芯片产生一个8.8GHz单频点信号时，1）参考源为100MHz晶振，Hcmos输出波形。2）环路滤波器是无源结构（采用ADF4351的滤波器结构），带宽[size
2018-12-24 14:51
您好，我在使用hittite 的HMC769lp4e锁相环芯片时，有两个地方存在疑问，1）该芯片对寄存器写入顺序是什么样的？ADF4350等芯片给出了寄存器写入顺序，而HMC769则没有；2
2018-10-01 15:31
什么是时钟脉冲？为什么CPU需要时钟？CPU的时钟信号是如何产生的？
2021-10-20 07:21
利用AD9517-3 产生了150M的时钟，送给AD9954，想利用AD9954来产生任意频率的时钟来控制，结果发现当频率控制字为2的次方时，
2018-10-29 09:14
求助大神们，由晶振产生的30Mhz时钟使用DCM输出108Mhz时钟，用示波器检测输出波形，周期没问题，但是上升和下降边
2013-05-25 22:10
