以CPLD为逻辑控制核心实现了ADS8323与高速FIFO的接口电路，该电路具有可靠性高、通用性强、易于移植等特点。在设
2010-08-06 14:25
的状态自动产生中断请求信号。AD转换控制与FIFO写控制模块、FIFO读控制模块是整个接口电路的核心单元，下面分别加以介绍。3．1 AD转换控制与FIFO写控制模块根据
2019-05-23 05:01
;內容2月27日 下學期實驗介紹3月6日 實驗一：整流電路3月13日 實
2009-08-20 18:39
精通labview虚拟仪器程序设计與案例實現 這本書各位有看過了嗎??有沒有人推薦或有電子書可以下載
2016-06-14 19:49
The ADS8323 is a 16-bit, 500kSPS analog-to-digital converter (ADC) with an internal 2.5V reference.
2010-06-03 14:35
電子電路實習配合電子電路
2009-08-20 18:31
与ADS8323的时钟引脚断开，示波器测量CPLD输出的时钟高电平为3.3v，连接上后只有1v，片子是不是坏了？？
2025-02-05 07:40
FET的特性與應用電路電界效應半導體(FET: Field Effect Transistor，以下簡稱為FET)與
2009-09-21 17:38
電壓量測電路之需求規格如下：1. 可偵測被測電壓源之斷線2. 被測電壓範圍0~5V3. 已找到有機會
2018-10-10 14:30
ADS8323: 16-Bit, 500kSPS, microPower Sampling Analog-to-Digital Converter datasheet (Rev. C)
2022-11-04 17:22
