ADS5500的内部结构框图和工作信号时序ADS5500设计需要考虑什么因素？ADS5500的应用
2021-04-21 06:47
概述：采用64引脚TQFP PowerPAD封装，100MHz时ADS5500的信噪比（SNR）为70dB，无失真动态范围（SFDR）为82dB。它广泛应用于通讯基站基础设备、视频和影像系统、通讯
2021-05-18 07:40
一个DAC的最高采样率是125MSPS，该DAC是14bit的，那么如果输出2Mhz的正弦波信号，每个周期10个点，请问这个DAC可以实现吗？ 所需带宽=2MHz*10*14bit=280Mbps 目前的DAC是
2024-12-06 08:34
我们通过差分运放给ADC（ADS5500）输入了一个0~20mV的三角波信号，然后用逻辑分析仪输出的数据，发现在峰值部分有一个上抬，分析后发现是由于D7的错误输出导致，如果将输入信号加大，D8位也
2019-05-28 13:02
的配置。两路AD , AD采用ADS62P45芯片，该芯片集成了两个14位的高速ADC，采样速率高达125MSPS，输入信号幅值1V，50欧姆阻抗，物理接口为 SMA。两路DA，DA采用AD9777
2014-06-17 14:51
是125MSPS。想问下为什么是125MSPS?在最后一段，它讲DAC的输出速率必须大于2倍的最高输出频率200M，这里最高输出频率为什么是200M？
2024-12-20 06:55
由于使用流水线型ADC ADS5500,驱动流水线型ADS5500 ADC的运放电路抗混叠RC阻容设计是否与SAR ADC一样的呢。观看TI的一些文档，都是只描述了SAR ADC的驱动电路的RC抗
2024-11-18 07:22
您好，我用THS4508作为单端转差分放大器给ADS5500提供差分信号，现在有个奇怪的现象，THS4508不接ADS5500的时候工作正常，但是一连上，差分输出端只有一端有信号，另一端没有，或者只有噪声……不知道为什么？
2025-02-17 06:53
我们通过差分运放给ADC（ADS5500）输入了一个0~20mV的三角波信号，然后用逻辑分析仪输出的数据，发现在峰值部分有一个上抬，分析后发现是由于D7的错误输出导致，如果将输入信号加大，D8位也
2025-02-14 06:46
FMC145-四路16位125Msps AD FMC子卡模块一、概述 FMC连接器是一种高速多pin的互连器件，广泛应用于板卡对接的设备中，特别是在xilinx公司的所有开发板中都使用。该AD，DA
2014-06-18 16:33
