仿真软件识别导入的设计文档是有区别的，实际的使用经历，ADS只是用于搭建Channel通道仿真，那本文以Cadence的Sigrity和Ansys的SIwave为例，讲
2023-06-10 10:15
器件我们可以在，Candence的安装目录下找到，但是对于仿真库中没有的器件的导入对于许多新手来说，在使用过程中常常发生错误，本文以ST的LM2903比较器进行一个详细的设计仿真。
2023-03-29 12:00
ADS导入LNA的放大器模型方法 要使用的是ATF-35143低噪声放大器，但是器件库中没有这个器件模型，从网上能下载到的文件是 s2p和ZAP格式的文件，如何倒入？
2018-04-16 15:59
模块是Verilog 的基本描述单位，用于描述某个设计的功能或结构及其与其他模块通信的外部端口。
2017-02-11 16:58
对于一名射频研究人员，对于信号完整性的概念都不会陌生。信号完整性是指信号在传输路径上的质量，传输路径可以是普通的金属线，可以是光学器件，也可以是其他媒质。其中的通道仿真就是非常重要的一环，基于ADS
2022-12-08 09:35
如果没有无限大地平面，那么就需人为地设置负端子的位置，使得其离正端子最近。
2022-10-28 09:41
这次的实战使用的数据是交通标志数据集，共有62类交通标志。其中训练集数据有4572张照片（每个类别大概七十个），测试数据集有2520张照片（每个类别大概40个）。数据包含两个子目录分别train与test：
2019-07-18 15:24
ADS是支持调用spice/spectre等网表文件进行仿真的，可以用NetlistInclude控件来进行调用。
2024-03-07 09:57
Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。
2017-02-11 16:57
在ADS中搭建好S参数无源链路原理图，并设置好各项参数，尤其是S仿真器频率、起始频率和步长。
2019-01-01 09:26
