在官网上下载的ad9914的评估开发板原理图中，时钟驱动芯片为ADCLK925，关于ADCLK925的输出有点疑问,请大家帮忙讨论解决下？ADCLK925采用单端交流耦合输入，时钟3.5GHz，功率
2018-11-08 09:29
请问采用ADCLK925传输2.5Gbps的PRBS信号是否可行？采用差分输入，差分输出的方式
2021-04-30 22:06
您好：在应用ADCLK925过程中遇到下面问题，设计过程中参考ISLA224P25评估板，但是在调试过程中发现ENOB始终上不去，最终定位是ADCLK925输出时钟问题。如图1所示。图
2018-10-10 14:23
我们应用选了用ADCLK925 一分二，原理图如下，由振荡器产生100MHz，差分lvds电平，实际测试时在ADCLK925的1脚和2脚端有Vpp500mV左右100MHz信号，但是输出端9~12
2018-07-30 10:58
本帖最后由 逸興遄飛 于 2016-6-13 22:12 编辑 電源輻射？ 板子上輸入直流電20V-48V，經過DC-DC，輸出5V，其中，有一個器件爲變壓器，想問大家。測試EMC的時候會有過
2016-06-08 20:53
將數據寫入已製作好的Excel報表模板中，欄寬、列高均已設定好，但生成報表時將數據寫入后，欄寬變寬了，報表不美觀了，請問怎么設置啊，用的office
2014-01-14 19:11
的2.5GHz的REF CLK，请问一下怎么实现这个外部的2.5GHz的REF CLK？按照Demo的电路图，REF CLK是通过数据缓存器ADCLK925提供，但是有什么IC可以为数据缓冲器ADCLK925
2018-10-08 10:49
工程师：你好！我们正在使用贵公司的ADCLK914BCPZ芯片为AD9789提供参考输入时钟，严格按照ADCLK914芯片手册和AD9789的DEMO板电路设计，发现ADCLK914输出功率过小，后
2018-11-30 15:17
的一些问题是由于DACCLK没有用手册中推荐的ADCLK914，我们现在设计的是ADF4351输出差分时钟经过ADCLK925给俩片ADA9739，请问这样接是否可以？
2019-02-26 08:07
用Labview編寫一個數據庫VI后加載至Labview touch panel模塊（windows CE5.0)后報錯(正常用Labview開啟正常);報錯信息如下：Block Diagram
2014-09-25 10:09
