1ISLA224P25评估板推荐设计如下所示。 由于我的设计包含两片ADC，因此采用与ADCLK905管脚兼容的ADCLK925芯片，原理图设计如下，基本与上述设计一致。对应的PCB如下所示，板子为FMC子卡
2018-10-10 14:23
在官网上下载的ad9914的评估开发板原理图中，时钟驱动芯片为ADCLK925，关于ADCLK925的输出有点疑问,请大家帮忙讨论解决下？ADCLK925采用单端交流耦合输入，时钟3.5GHz，功率
2018-11-08 09:29
请问采用ADCLK925传输2.5Gbps的PRBS信号是否可行？采用差分输入，差分输出的方式
2021-04-30 22:06
我们应用选了用ADCLK925 一分二，原理图如下，由振荡器产生100MHz，差分lvds电平，实际测试时在ADCLK925的1脚和2脚端有Vpp500mV左右100MHz信号，但是输出端9~12
2018-07-30 10:58
请问使用3.3V的LVCOMS时钟，在直流耦合驱动ADCLK905输入时，电路应如何连接？谢谢！
2019-01-11 14:16
的2.5GHz的REF CLK，请问一下怎么实现这个外部的2.5GHz的REF CLK？按照Demo的电路图，REF CLK是通过数据缓存器ADCLK925提供，但是有什么IC可以为数据缓冲器ADCLK925
2018-10-08 10:49
工程师：你好！我们正在使用贵公司的ADCLK914BCPZ芯片为AD9789提供参考输入时钟，严格按照ADCLK914芯片手册和AD9789的DEMO板电路设计，发现ADCLK914输出功率过小，后
2018-11-30 15:17
下一级电路需求是ac差分信号),是否只需要关心参数2 附件 ADCLK944.pdf346.9 KB
2018-08-08 08:39
的一些问题是由于DACCLK没有用手册中推荐的ADCLK914，我们现在设计的是ADF4351输出差分时钟经过ADCLK925给俩片ADA9739，请问这样接是否可以？
2019-02-26 08:07
通过频谱仪测试ADCLK954各通道的宽频带频谱，发现输出不同通道之间差异较大，导致用不同通道的时钟进行ADC采样时，有效位相差2位。同一片芯片的3个典型频谱如下图所示，从下图可以看出，相同测试
2018-09-11 10:14
