在对AD9957进行配置时，在QDUC模式下，当寄存器配置到Profile register时，CCI滤波器溢出指示一直
2018-12-10 09:18
寄存器，io_update，然后切换RT，向0x16地址中写入若干4字节一组的数据，再切换RT，写了另一组数据。然后再io_update。然而实测发现无法正常回放数据。 经过仔细检查，发现向0x16
2023-12-13 06:51
就只有5ns。那么，FPGA管脚中寄存器输出到管脚的延时+外部pcb走线+AD9957输入寄存器的建立时间必须要小于5ns？外部pcb走线+AD9957输入
2018-10-17 15:26
您好：我目前使用AD9957生成一个1000hop/s，50MHz带宽的跳频信号，设计使用FPGA生成IQ数据并对9957进行配置，外围滤波电路采用AD9957评估板上
2018-12-20 14:11
你好，我想用AD9957输出一个FSK信号。我的程序里是这样实现的，在Profile0寄存器和Profile1寄存器中分别设置好两个不同频率的频率字。然后，通过Profile0引脚的状态。但是测试发现，只有一个频率输
2018-11-13 15:07
工作以及工作状态控制，现在MCU常选用FPGA，为系统设计提供很大的方便；滤波器是AD9957输出端必须的，对于滤除杂散，净化频谱起到很重要的作用。 三、AD9957控制 上电后，首先要
2018-11-19 09:43
其供电是否可以？ （2）AD9957评估板输出150MHz的中频，用混频器ADL5801评估板将其上变频，请问如何使两块板共地？ 谢谢！
2018-12-10 09:48
AD9957的datasheet对于寄存器CFR2的PDCLK反转位描述如下：请问正常极性下，假如PDCLK配置为正常极性，即上升沿接收数据，那么数据手册是说在TxEnable由低变高之后，PDCLK的第一个上升沿接
2018-11-01 16:29
对AD9957进行配置后输出理论倍频后为160，但实际测只有156，这时为什么。
2023-11-21 07:10
请教，通过FPGA配置AD9957,经过验证PDCLK SYNC_CLK SCLK等，配置正确,配置为QDUC模式。FPGA将一个中心频率46.52M且在49.52M处
2018-09-29 15:20
