对AD9957进行配置后输出理论倍频后为160，但实际测只有156，这时为什么。
2023-11-21 07:10
请问ADI的专家， （1）AD9957评估板电源部分，，TB1部分是数字的，其中GND是数字地吗？TB2是模拟部分吗，其GND是模拟地吗？给9957供电时是否要考虑这一点，若全部用数字电压和数字地给
2018-12-10 09:48
您好！我正使用AD9957的QUDC模式，现通过DSP给AD9957送入并行数据。我的问题是，数据手册说施加于引D的数据字可以选择二进制补码编码格式，那么请问这18位的二进制补码的小数点位置如何确定？AD9957是如
2018-11-30 10:08
方法是用DSP控制AD9957自身出单载波，使其功率达到最大约为（1.54dBm），然后再测试该单载波的信号噪声。测试方法如下：接入单载波到频谱仪，然后调整分别率RBW和span使其低噪处于稳定没有
2018-11-09 09:34
您好！我正使用AD9957的QUDC模式，现通过DSP给AD9957送入并行数据。我的问题是，数据手册说施加于引D<17:0>的数据字可以选择二进制补码编码格式，那么请问这18位的二进制补码的小数点位置如何确定？
2023-12-25 07:55
我把AD9957 Evaluation board连到电脑上，已经装了AD9957 Evaluation Software和相应的Matlab软件，在AD9957 Evaluation Software界面上怎么显示
2018-11-28 09:40
AD9957上电复位后，sync_clk和pdclk均有输出，但使用内部pll后sync_clk有输出而pdclk无输出。这个问题困扰了我好久，请专家给个解决方法。谢谢。附：参考时钟40MHz，内部
2018-09-14 14:14
的测试方法是用DSP控制AD9957自身出单载波，使其功率达到最大约为（1.54dBm），然后再测试该单载波的信号噪声。测试方法如下： 接入单载波到频谱仪，然后调整分别率RBW和span使其低噪处于稳定
2023-12-22 07:43
请推荐几款能用作AD9957外部参考时钟的芯片。谢谢！
2018-10-30 09:54
请教ADI论坛中的高手。 现在在调试一块板卡，板卡结构：FPGA的I/O与AD9957的18根数据线相连，AD9957的PDCLK输出到FPGA的专用时钟管脚，作为FPGA的数据处理时钟，并使用该
2018-10-17 15:26
