我使用ad9361 工作在TDD，lvds模式下；通过enable和txnrx两个管脚控制切换 TDD状态机，使AD9361在alert，Tx，Rx三种状态间切换。现遇到两个问题：1：
2018-12-27 09:43
设计师反馈:电路板调试过程中，完成AD9361寄存器配置，发射端工作正常，产生840MHz单音信号，软件各部分工作正常，寄存器配置通过。同时，接收端的clk和frame信号也正常，意味着AD9361
2019-07-31 11:05
我在手册上看到AD9361 LVDS模式发送数据的时钟要使用双边沿，在FPGA中，我将FB_CLK倍频到2倍使用单边沿发送数据，再将FB_CLK不变输出到ad9361，这样可以吗？还是必须在FPGA中直接使用FB_C
2018-10-15 09:21
AD9361 lvds模式接口。之前用ad9361时至调试了cmos接口，现在调试一下lvds模式。接口模式 ： 2r2t每个通道数据率（40×2×12bit）i/q两
2018-08-30 11:49
TX1通道接到频谱仪上没有任何的信号输出 AD9361我配置的是单通道、LVDS输出，DATA_CLK，FB_CLK也都有输出，数字接口部分我参照AD9361的IP核编写的TX_FRAME时序
2018-09-25 14:19
AD9361采用官网zynq7000 no os版本驱动程序进行配置，芯片初始化完成，并且寄存器回读正确，配置AD9361在FDD模式下工作，ad9361有载频信号输出，但是通过FPGA输出数字正弦波信号至
2019-01-14 09:10
我给AD9361配置为LVDS模式DATA_CLK锁定不了是哪个寄存器配置不正确啊
2018-10-15 14:44
如题，最近在用AD9361做设计，设计中，将9361配置成2R2T模式，采用的是模式是LVDS模式，时钟工作在200MHZ，但是在实际情况中发现，AD9361有一个通道
2019-02-19 06:08
您好，我现在在用AD9361 Evaluation Software软件，想通过这个软件配置AD9361，我现在是将AD9361和Zedboard通过FMC插槽连接起来，然后用u***-uart线将
2018-12-24 14:40
从AD9361手册上看到DATA_clock是最大速率是61.44M，但是在的adfcomms2的说明文档overview中显示的是显示着AD采样率是64MSPS。请问AD9361最大的AD和DA采样率是多少？
2018-12-12 09:37
