AD9361 lvds模式接口。之前用ad9361时至调试了cmos接口，现在调试一下lvds模式。接口模式 ： 2r2t每个通道数据率（40×2×12bit）i/q两
2018-08-30 11:49
我使用ad9361 工作在TDD，lvds模式下；通过enable和txnrx两个管脚控制切换 TDD状态机，使AD9361在alert，Tx，Rx三种状态间切换。现遇到两个问题：1：
2018-12-27 09:43
，ad9361配置为lvds全双工模式，fdd模式。请问该查看哪些寄存器？ 软件配置完芯片后我就将芯片的ensm置于fdd（发射）状态，应该这样做 么？
2019-02-26 10:32
我在手册上看到AD9361 LVDS模式发送数据的时钟要使用双边沿，在FPGA中，我将FB_CLK倍频到2倍使用单边沿发送数据，再将FB_CLK不变输出到ad9361，这样可以吗？还是必须在FPGA中直接使用FB_C
2018-10-15 09:21
如题，最近在用AD9361做设计，设计中，将9361配置成2R2T模式，采用的是模式是LVDS模式，时钟工作在200MHZ，但是在实际情况中发现，AD9361有一个通道
2019-02-19 06:08
TX1通道接到频谱仪上没有任何的信号输出 AD9361我配置的是单通道、LVDS输出，DATA_CLK，FB_CLK也都有输出，数字接口部分我参照AD9361的IP核编写的TX_FRAME时序
2018-09-25 14:19
设计师反馈:电路板调试过程中，完成AD9361寄存器配置，发射端工作正常，产生840MHz单音信号，软件各部分工作正常，寄存器配置通过。同时，接收端的clk和frame信号也正常，意味着AD9361
2019-07-31 11:05
AD9361采用官网zynq7000 no os版本驱动程序进行配置，芯片初始化完成，并且寄存器回读正确，配置AD9361在FDD模式下工作，ad9361有载频信号输出，但是通过FPGA输出数字正弦波信号至
2019-01-14 09:10
有没有大神进行FPGA和AD9361的通信配置。现在我看了AD9361的英文手册，寄存器手册仍在进行当中。因为不是做通信的，所以比较迷糊，感觉初始化配置如果想自己写都非常的复杂。手里有AD9361
2016-08-01 09:31
用SPI 配置AD9361，不知道SPI是否写成功？SPI读回来全是1，用示波器探头点着SPI_DO，读回来就变变成了全0，SPI写时序是正确的。上电后，没有配置之前有哪些方法可以判断AD9361是正常的？
2019-02-19 14:14
