AD7626的数字接口分为自时钟模式和回波时钟模式。 但是作为FPGA只能提供一个连续的250M clk+/-，因此存在以下2个问题： 在回波时钟模式下，AD7626没有提供帧头，FPGA接收
2023-12-22 06:34
紧急求助 AD7626问题 ，想知道ad7626 cap1 这个管脚上的电压是多少，只能用10nf的电容么？谁用过AD7626
2020-04-17 12:53
大家好，上图是我根据AD7626手册设计的电路图，[size=13.3333339691162px]设计使用ADA4932-1来驱动AD7626，拿到板子时，测试没有问题，一切管脚电压都ok
2023-12-19 07:09
请教一下关于AD7626时序参数的问题：1.如上图，来自datasheet，参数tMSB指出了最大为100ns，请问此参数是指每个AD7626器件会有所不同，还是说同一个AD7626每次启动会变化
2018-09-10 11:03
我需要用 Xilinx FPGA 与 AD7626 接口，之间有 CNV、CLK、DCO、D 四对 LVDS 信号，请问 FPGA 里应该采用怎样的 LVDS 电平标准与 AD7626 匹配？
2018-07-27 08:46
请问，ad7626数据手册显示，只有cnv信号支持单端，而clk不支持单端工作？因为目前fpga配置出现问题，不能提供clk、cnv的差分信号。
2018-09-10 11:02
我需要用 Xilinx FPGA 与 AD7626 接口，之间有 CNV、CLK、DCO、D 四对 LVDS 信号，请问 FPGA 里应该采用怎样的 LVDS 电平标准与 AD7626 匹配？
2023-12-08 07:24
ADC的工作速率较低，或者需要增加功耗来达到较高的采样速率，这会影响交流和直流性能，而AD7626 PulSAR ADC可提供92dB信噪比，比其它任何架构的ADC高8dB(1.3 bit)。
2019-07-01 08:33
大家好我的名字是fang，我正在连接ADC板（AD7626）和ml605套件。 ADC具有16位LVDS，10Msps输出。我使用ml605 Gclk引脚向AD7626输出20M时钟，它工作，上升沿
2019-04-03 16:26
各位好，麻烦请教一个问题。 最近再用AD7626这款ADC进行一个中频采样方案，但是在选型时一直没有找打他的输入阻抗，他是SAR型阻抗是变化的，但是也没有那个变化的曲线，在手册上找了很久也没发现，望解答一下疑惑。。谢谢大家
2018-08-20 07:12
