全志A10設計參考
2013-08-26 11:45
。K732D使用KC705开发板PL侧的200MHz差分时钟作为系统的主时钟；利用FMC LPC扩展接口上的IO接口作为测量脉冲输入接口，或使用脉冲序列模块产生的测试脉冲作为输入。测量得到的时间戳或时差数据为
2021-01-05 15:30
正激變壓器設計
2012-08-13 15:34
crystal 之設計方法
2012-05-13 17:33
PCB設計經驗分享
2013-08-15 15:28
布线（Routing） 設計规范_Ver1.1
2012-11-05 14:54
cadence 6層板DDR3 PCB layout設計視頻
2016-12-07 23:30
電路圖設計使用 Protel Schematic 99 SE 教材
2017-07-21 16:31
支持Xilinx Virtex-6 FPGA ML605开发板、Kintex-7 FPGA KC705开发板、Virtex-7 FPGA VC707开发
2019-05-13 17:35
cadence 6層板DDR3 PCB layout設計視頻下載地址链接：http://pan.baidu.com/s/1cFwggu 密码：navrallegro16.6 从入让到精通视频教程
2016-12-07 23:25
