Cadence 平板电脑6层板DDR3 PCB layout设计视频教程下载链接链接：http://pan.baidu.com/s/1FJNhO密码：jfa3播放密碼：
2015-07-30 21:34
两片DDR3走fly by拓扑是否一定要8层板？最近要画一个FPGA带DDR3的，800Mhz，想了解一下
2019-03-01 07:35
请问FPGA与DDR3是否必须在同一层放置，由于现在不在同一层，软件调试的时候图像有抖动，软件说是因为FPGA与DDR3未在同一
2018-12-26 09:37
多大？6：如果空间不足的情况下，地址跟地址的间距最小可以做多少，数据与数据间距可以做多少？地址可以跟数据走同一层吗？7：以上的等长情况在频率，控制芯片，ddr颗粒不同的情况下，同样适用吗？8：关于
2015-01-06 15:34
frame buffer。可是购买的Lattice的DDR3控制器个人感觉比较奇葩。当配置DDR3控制器的时候，这里两片DDR3构成32位位宽。选择burst length为
2015-08-27 14:47
使用microblaze处理器。我必须通过DDR3内存发送一些固定值，如8位数据（X'FF'），即我将该数据写入Genesys2 DDR3内存并从内存中读出数据。我已经通过Xilinx网络设备视频手册
2019-05-05 15:29
想diy一个小玩意，考虑到成本问题，只使用4层板用的主要芯片就两个1.Xilinx ZYNQ XC7Z010-1CLG225 (15 * 15 0.8mm BGA)2.16bit DDR3 1片请问4层板能实现吗？
2017-01-08 22:50
通过DDR3内存名MT41J128M16-16Meg*16*8Banks通过命名怎样算出内存的大小？
2017-06-15 21:19
的[A13-A0],还是用AM3892的DDR_A[13:0]接到两片DDR3芯片的[A13-A0]？ （2）此外能讲述一下DDR3的布线规则吗？ AM3892 能否 将 开发板的
2018-06-21 11:19
CPU的DDR3总线只连了一片DDR3，也没有复用总线将DDR3的CS直接拉到地的话，DDR3初始化不成功所以说DDR3
2016-11-25 09:41
