均无效（高电平式）时，符合建立时间要求的D数据在CP上升沿作用下传送到输出端。 74ls74双d触发器
2021-06-04 15:40
74ls174是六D型触发器。本文首先介绍了74ls174特点和引脚及功能
2018-05-08 11:06
本文首先介绍了74ls74引脚图及功能，其次介绍了边沿D触发器结构与真值
2018-04-28 12:42
74LS75是一TTL 型四位双稳态D锁存器数字集成电路。本文主要介绍了74ls75
2018-04-28 14:22
74LS121是一种常用的单稳态触发器。本文开始介绍了74ls121引脚功能及功
2018-05-02 08:30
本文首先介绍了74ls123引脚及功能，其次介绍了74ls123功能表及内部框图，最后介绍了
2018-05-28 09:43
本文首先介绍了74ls107引脚图及引脚功能、74ls107
2018-05-29 18:17
74LS76是双J－K 触发器（负沿触发、带清零和预置）。
2021-07-02 14:23
本文主要介绍了74ls194引脚图及功能、74ls194功能表、工作条件
2017-12-22 08:57
本文主要详解四位全加器74ls83，首先介绍了74ls83特点及引脚图、真值表，其次介绍了
2018-05-31 09:12
