• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • 浅析集成电路数据选择器与加法器

    集成电路数据选择器的工作原理和逻辑功能是什么?集成电路加法器的工作原理及其逻辑功能是什么?

    2021-11-02 06:44

  • 什么是加法器加法器的原理是什么 ?

    什么是加法器加法器的原理是什么 反相加法器等效原理图解析

    2021-03-11 06:30

  • 什么类型的加法器将被合成到?

    嗨,对于下面的代码片段,合成后会得到哪种类型的加法器?例如:半加法器,全加器,CLA,Ripple加法器?模块ee(输入a,e,输出reg c);总是@(*)c = a + e;endmodule

    2020-03-19 09:49

  • 加法器

    加法器的芯片如何选择?常用的有哪些?

    2017-08-09 14:39

  • 有谁懂模加法器的设计吗

    需要设计一个模加法器,书上没有详细的讲解,只说是用端回进位加法器实现模2^n-1,可是具体应该怎么设计啊~~~~

    2016-07-07 14:48

  • 加法器资料

    加法器资料

    2017-08-03 14:14

  • OPA847搭建加法器问题

    使用加法器把信号提高2.5V,开始使用op37,带宽不够,换成opa847。结果换成opa847后,在输入端信号已经出现问题,波形如图0所示,附上op37输入端观察到的波形1。请问一下 ,加法器各电阻阻值选取在什么

    2016-07-15 09:24

  • 放大器后面接加法器可以嘛?

    放大电路和加法器电路各自测试时都对,但放大器输出之后接加法器的时候输出不对!新手求助

    2016-04-28 08:41

  • 两个4位加法器级联构成一个8位加法器 verilog怎么写啊?!!

    小弟是初学者,刚把verilog基本语法看完,只会写简单的四位或者八位的加法器,但是两个4位加法器级联构成一个8位加法器不会写啊,应该是顶层调用两个四位的,但不知道具体怎么写,求大神指点!不胜感激!

    2013-12-03 11:51

  • 每个加法器都会结束使用8LUT

    fpga:Spartan-6 xc6slx150-3fgg484我在资源密集型处理系统中使用了几百个8位加法器,因此资源使用很重要。用于加法器法器的核心生成器为具有2个8位输入和8位输出,0延迟

    2019-04-03 15:55