Verilog数字系统设计四复杂组合逻辑实验2文章目录Verilog数字系统设计四前言一、什么是8位全加器和8为带超前进
2022-02-09 07:49
基于89c51的74ls138模块的四位数码管动态显示简介本人的开发板上只有八位数码管，因此是将p2口的三位接在138的输入上，输出口的前
2021-12-07 10:48
④ 构成脉冲分频器集成十进制计数器【74LS290】集成十进制计数器【74LS390】1. 集成四位二进制计数器【74LVC161】(1)
2021-07-29 07:20
本资料介绍了74ls74，包括74ls74内部结构，74ls74引脚图，74ls74管脚
2018-11-28 15:15
四位数字电子钟设计目录四位数字电子钟设计一．实验名称：四位数字电子钟设计二．设计目的三．设计内容四．设计基本要求五．器件设备六．设计原理(1)74160引脚及其功能(2
2021-07-22 09:50
本资料作者亲笔，亲测可用，欢迎学习交流~
2020-02-07 08:23
; 四位二进制原码/反码/oi单元 74ls89 64位读/写存储器 
2009-08-18 17:26
本帖最后由 eehome 于 2013-1-5 10:01 编辑 (IC)SN74LS157DR逻辑 - 信号开关RoHS：标准包装：2,500包装：带卷 (TR)类别：集成电路 (IC)原厂
2012-05-15 20:18
的esp8266开发板只有9个口能用，导致只能驱动两位数码管。还好动态扫描的机制是用到了。这回来学习第三个数码管，由两片72HC595位移寄存器芯片驱动的四位数码管。2. 位移寄存器芯片74HC595先了解一下这个
2022-02-17 07:07
本帖最后由 efans_c575a5 于 2019-9-8 15:13 编辑 本设计采用键盘输入任意四位数字作为密码，开锁密码输错3次以上电路锁死一段时间。仿真开始后，电脑键盘输入任意四位
2019-09-08 15:08
