• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • STM32寄存器清零位的相关资料推荐

    STM32寄存器的清零

    2022-01-05 06:48

  • stateFlow状态转换图功能函数

    系统主图:stateFlow状态转换图功能函数:function [a1,am,f]=VecOut(c,a0,am0)switch ccase {0,1,2,3}a1 = 0;am = 0;f= 0

    2021-09-03 08:11

  • 集成四位二进制计数器

    目录1. 集成四位二进制计数器【74LVC161】(1) 逻辑符号(2) 功能表(3) 应用① 构成任意模数的计数器a. 反馈清零b. 反馈

    2021-07-29 07:20

  • [求助]哪位高手能详细地给我讲讲74LS系列的这几块芯片啊?谢谢了

    本帖最后由 eehome 于 2013-1-5 10:02 编辑 最近在做毕业论文,需要用到74LS160,74LS161以及74LS00,哪位高手能详细地给我讲讲这三块芯片啊?包括原理图

    2010-01-06 13:19

  • M是什么意思

    M这种方法是在一个固定的定时时间内(以秒为单位),统计这段时间的编码器脉冲,计算速度值。设编码器单圈总脉冲为 C,在时间 T0 内,统计到的编码器脉冲为 M0,

    2021-09-03 06:17

  • 74ls192加减无法正常工作的原因

    74ls192加减法无法正常工作此处有个图这个是仿真图这个是功能表。最开始的时候,我们将CPU端口接了一个高电平脉冲,CPD口接上了一个开关,低电平。给CPU口一个高电平脉冲之后,无法正常计数

    2021-12-07 08:11

  • 设计虚拟相位差计

    本帖最后由 eehome 于 2013-1-5 09:52 编辑 labview过设计虚拟相位差计

    2012-05-07 16:36

  • 数字钟设计

    在各种数字电路中。74LS161引脚图见下图。管脚图介绍:时钟CP 和四个数据输入端P0~P3清零/MR使能CEP,CETPE数据输出端Q0~Q3以及进位输出TC.

    2020-01-02 08:19

  • 74ls74

    74ls详细资料

    2016-11-30 22:06

  • 基于至简设计的数字时钟设计

    、分十位、分个位、秒十位和秒个位的值。例如上述信号值依次为2、1、4、3、5、9时,则表示时间为21点43分59秒。仔细观察6个信号,每个单独来看,其数字都是递增的,增加到一定数后就清零。以秒个位为例

    2017-02-15 17:32