• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • 数显号码抢答设计与制作资料推荐

    74LS147构成的数字电路组成的显示优先抢答号码的多路抢答的设计与制作,透过抢答开关进行操控。

    2021-04-27 07:15

  • proteus中74LS148的问题

    74LS148 , 8 线-3 线优先编码器,proteus中,I0口变化时,GS、EO不变?

    2013-01-24 13:16

  • 编码器和译码(数电实验报告)精选资料分享

    组合逻辑电路设计二、 实验原理1. 编码器把二进制码按一定的规律编排,例如 8421 码、格雷码等,使每组代码具有一特定的含义(代表某个数或控制信号)称为编码 。 具有编码功能的逻辑电路称为

    2021-07-30 07:41

  • 请问利用多片74ls148八-三编码器怎么完成88路数据输入的编码

    图片是4片74ls148级联实现的32-5编码,那要实现88路编码用几片74ls148怎么连?相应的用74ls138解码

    2019-03-11 14:29

  • 求助:双D触发74HC74用于旋转编码器鉴相遇到问题

    旋转编码器旋转时输出两路正交脉冲A、B,为了判断旋转编码器旋转方向,用74HC74做鉴相。脉冲A和B分别接入光耦TLP521-4,经光耦隔离后,输出正交脉冲A‘和B’

    2014-12-29 08:29

  • 在FPGA开发板上实现优先编码器的设计

    1、组合逻辑基础之优先编码器设计组合逻辑基础在之前的文章中已经介绍过了安路EG4S20 FPGA开发板以及TD工具的使用,从这篇文章开始,我们将介绍和分享一系列的基础实例,期望能帮助大家逐步

    2022-08-04 17:39

  • FPGA Verilog HDL 设计实例系列连载------8-3优先编码器

    Verilog HDL 之 8-3优先编码器原理:  在数字系统中,常常会有几个部件同时发出服务请求的可能,而在同一时刻只能给其中一个部件发出允许操作信号。因此,必须根据轻重缓急,规定好这些控制对象

    2012-03-20 15:41

  • protens仿真74ls148零管脚触发问题

    本帖最后由 xuleicqnc 于 2012-5-5 12:20 编辑 protens仿真74ls148编码器中,给零输入端一个低电平,GS端怎么没有低电平输出?按照真值表的话,只要是有触发GS会置零的。为什么会出现这种情况.高手救助呀!!!!!!!!!!!

    2012-05-05 12:14

  • 译码74LS145N不能拓展单片机输入吧?

    本帖最后由 qq328128752 于 2016-8-10 17:01 编辑 译码拓展输出,编码器拓展输入。应该是这样吧。。我刚修理一个板子,74LS145N做的单片机拓展输入,不能这样用吧。

    2016-08-10 17:00

  • 数字电路—编码器

    键盘编码时,采用了7位二进制代码ASCⅡ码。27=128>101。目前经常使用的编码器有普通编码器优先编码器两种。

    2025-03-26 11:08