• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • 如何去实现一种基于74LS160+NE555+74LS48的四位数字电子钟设计

    四位数字电子钟主要是由哪几部分组成的?如何去实现一种基于74LS160+NE555+74LS48的四位数字电子钟设计?如何对四位数字电子钟的电路进行仿真?

    2021-08-18 06:33

  • 74LS164驱动的四位数码管计数器

    ` 本帖最后由 eehome 于 2013-1-5 10:03 编辑 用74LS164驱动的四位数码管计数器,支持串行,,,带proteus仿真电路图和C51程序! `

    2011-12-05 15:04

  • 新手求教四位加法器问题求助!急!

    我这个四位加法器之前做完成后测试功能后一切正常,今天拿出来重新测一下却出现问题了,每按一次六脚不仅有移位,la0-4的灯也逐渐亮了,怎么回事,之前功能是正常的!附上原理图,pcb,和出现问题的视频。发不了视频,怎么办?

    2017-04-26 21:38

  • 怎样去设计一种四位数字电子钟

    四位数字电子钟设计目录四位数字电子钟设计一.实验名称:四位数字电子钟设计二.设计目的三.设计内容.设计基本要求五.器件设备六.设计原理(1)74160引脚及其功能(2

    2021-07-22 09:50

  • 基于89c51的74ls138模块的四位数码管动态显示简介

    基于89c51的74ls138模块的四位数码管动态显示简介本人的开发板上只有八数码管,因此是将p2口的三接在138的输入上,输出口的前

    2021-12-07 10:48

  • 四位加法器仿真的问题

    用verilog作一个四位加法器。程序如下: module adder4(cout,sum,ina,inb,cin);output [4:0] sum;output cout;input[3:0

    2015-04-02 16:22

  • 集成四位二进制计数器

    ④ 构成脉冲分频器集成十进制计数器【74LS290】集成十进制计数器【74LS390】1. 集成四位二进制计数器【74LVC161】(1) 逻辑符号CR:CR:CR:

    2021-07-29 07:20

  • 两片74LS160级联成100进制同步加法计数器

    两片CT74LS160级联成100进制同步加法计数器。由图可看出:低位片CT74LS160在计到9以前,其进位输出CO=Q3Q0=0,高位片CT

    2009-03-30 15:34

  • 这个线路图有问题吗?

    简单时序逻辑电路——触发器应用三 人抢答器(74ls112 74LS20)线路图。 如果有问题,应该怎么改

    2023-05-18 13:46

  • 如何得到低四位,跟高四位

    本帖最后由 music_mc 于 2014-6-4 07:56 编辑 我用P1.0~P1.3控制步进电机经常用的都是数组变量怎么样只改变低四位,而不改变高四位我自己想了个办法,就是不知道

    2014-06-03 07:41