74LS00芯片资料及真值表
2012-12-07 13:03
Q端为“1”(即高电平)、Q端为“0”(即低电平)时,称触发器处于“1”状态;反之,当Q=“0”、Q=“1”时,称为“0”状态。R-S触发器的真值表为表1-8。为了使
2019-12-25 17:21
本帖最后由 gk320830 于 2015-3-8 20:32 编辑 QuartusII 7.2版本，想知道真值表，比如74ls138,7ls39
2012-12-20 13:53
本帖最后由 xuleicqnc 于 2012-5-5 12:20 编辑 protens仿真74ls148编码器中，给零输入端一个低电平，GS端怎么没有低电平输出？按照真值表的话，只要是有
2012-05-05 12:14
74LS273是什么？74LS273触发器是如何工作的？
2021-11-01 07:01
通过上级“与非”门通过Q的“ 0”状态禁止K输入。由于Q和Q总是不同的，我们可以使用它们来控制输入。当输入J和K都等于逻辑“ 1”时，JK触发器如以下真值表所示进行切换。JK函数的真值表同为SR锁存
2021-02-01 09:15
。真值表电路连线图实际测试波形。黄线是D输入端，蓝线是CP信号，白线是触发器输出Q可以看到，蓝线不论是上升沿还是下降沿，都会将黄线的电平信号传递给Q。这还能叫上升沿触发器吗？还是 我选的芯片不对？
2017-11-24 10:48
利用74LS00二输入与非门实现“与电路”、“或电路”、“或非电路”、“异或电路”、“同或电路”，要写出以上各电路的逻辑表达式和真值表，画出用二输入与非门实现的逻辑图并在实验箱上加以验证
2020-11-04 17:04
速度问题了。下面是时序图下面是基本RS触发器的真值表4、同步RS触发器同步RS
2015-04-07 17:47
LUT与真值表有何关系？FPGA是如何通过两个相同输入的LUT5和一个MUX组成LUT6的？
2021-11-02 06:12
