• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 强制开放MPSoC的PS-PL接口

    MPSoC含有PSPL;在PSPL之间有大量接口和信号线,比如AXI、时钟、GPIO等。缺省情况下,PS

    2022-08-02 09:45

  • 轻松实现PL“打包”PS的功能

    因为MicroZed是个低成本的开发套件,所以在板子上除了给PS(33.3333 MHz)、DDR、SPI FLASH、microSD卡接口和USB提供时钟信号外,并没有为PL部分提供单独的晶振。

    2017-02-09 14:16

  • PS/PL之间的数据交互办法

    MPSoC是Xilinx基于16nm工艺推出的异构计算平台,由于灵活、稳定,在业界得到了广泛的使用。异构计算是一个比较新的领域,需要协调硬件设计、逻辑设计、软件设计,对工程师的要求很高。实际设计过程中,很多工程师对实现PS/PL之间的数据交互感到头疼。

    2020-09-15 09:27

  • Zynq PS / PL 第四篇:Adam Taylor MicroZed系列之 24

    了解Zynq PS / PL接口之后;到目前为止,我们已经分析了Zynq All Programmable SoC芯片中的PS (处理器系统)与PL(可编程逻辑)之间的

    2017-02-10 12:00

  • zedboard的大体架构介绍(PSPL、硬件互联)

    zedboard可以将逻辑资源和软件分别映射到PSPL中,这样可以实现独一无二和差异换的系统功能,主要分为两大部分,处理系统和可编程逻辑。以及二者之间的互联特性。这篇笔记主要记录zedboard的大体架构。

    2018-06-26 06:24

  • Zynq PS/ PL第五篇:Adam Taylor MicroZed系列之25

    我们先来了解一下上节中介绍的Zynq SoC PS/PL接口,我创建一个很简单的外设,使用的是DSP48E1的DSP逻辑片,依靠这个外设第一个寄存器内的控制字执行乘法,加法或减法。

    2017-02-10 12:04

  • Xilinx的四个pynq类和PL接口

    Zynq在PSPL之间有9个AXI接口。

    2018-12-30 09:45

  • ZYNQ7020的PS端的基本开发流程

    这篇文章记录ZYNQ7020的PS端的基本开发流程,关于PL端的开发流程,参考之前文章,这里放个超链接。

    2022-07-24 18:12

  • PICC编译器会自己分配存储单元到其他bank

    问:PICC编译器会自己分配存储单元到其他bank吗?还是需要用户来强制分配呢? 答:你需要用一个bankx限定符来分配存储器到其他bank。例如: bank1 char fred; 这将

    2023-01-22 16:30

  • 如何在芯片的PL上构建软核处理器?

    到目前为止,我们已经在之前的文章中聊过Zynq SOC内部的 PSPL,以及在Zynq SoC PS部分的ARM Cortex-A9处理器上运行的操作系统。但是有一个领域我们还没有去探索过,那就是在芯片的

    2017-02-08 14:04