IMEC进行了设计技术协同优化（DTCO），以确定5nm节点上STT-MRAM单元的要求和规格，并得出了一个结论，高性能STT-MRAM位单元的MRAM间距是45nm接触栅极间距的两倍，是5nm最后
2018-12-18 15:33
研究机构IMEC已经发表了一篇论文，该研究表明，在5nm节点上，STT-MRAM与SRAM相比可以为缓存提供节能效果。这种优势比非易失性和较小的空间占用更重要。 半导体行业著名机构IMEC在
2019-04-22 15:51
擦除MCU芯片中的灰尘可能是一个非常敏感和复杂的过程。对于这个问题，有几个关键因素需要考虑，包括清洁工具的选择、清洁过程的正确步骤以及潜在的风险和预防措施。在本文中，我将详细介绍如何擦除MCU芯片中
2023-12-29 10:27
我们很高兴能在此宣布，Cadence 基于 UCIe 标准封装 IP 已在 Samsung Foundry 的 5nm 汽车工艺上实现首次流片成功。这一里程碑彰显了我们持续提供高性能车规级 IP 解决方案的承诺，可满足新一代汽车电子和高性能计算应用的严格要求。
2025-04-16 10:17
本文简要的分析FPGA芯片中丰富的布线资源 。FPGA芯片内部有着丰富的布线资源，根据工艺、长度、宽度和分布位置的不同而划分为4类不同的类别。
2012-12-17 17:28
随着国家对集成电路产业的重视，近年来中国的芯片产业发展迅速，也出现了华为、紫光、中星微等具有一定知名度的芯片企业。但以目前的发展现状，中国芯片技术离欧美等企业仍有差距，
2018-10-05 09:50
芯片的不同分类方式 按照处理信号方式可分为模拟芯片和数字芯片。 按照应用领域可分为军工级芯片、工业级芯片、汽车级
2023-11-08 11:12
在TI最新一代JacintoTM 7处理器芯片中，为了保证客户系统安全以及功能隐私，保证应用镜像不被恶意篡改、复制以及删除，TI为每一颗JacintoTM 7 家族的SoC芯片都提供了HS（high security）的
2023-03-14 10:44
应用的需求往往会决定总线的形式，如SoC芯片中往往会采用嵌入式CPU的总线结构。反过来说，我们选用哪一款CPU，除了成本、性能、功耗、快速精确的时序仿真模型、编译环境和可用IP外，还有重要的一点就是其总线设计是否简单、高效与有利于发挥其它设计模块的效率。
2019-06-18 15:22
芯片的7nm工艺我们经常能听到，但是7nm是否真的意味着芯片的尺寸只有7nm呢？让我们一起来看看吧！
2023-12-07 11:45
