一些接收器的输入阻抗则比较高，可以使用并联电阻的方法，来跟传输线匹配，例如，485总线接收器，常在数据线终端并联120欧的匹配电阻。为了帮助大家理解阻抗不
2019-07-22 16:38
背景：为统筹电路设计较全面的知识点，本人将在近期推出电路设计中各种常用器件与设计理念，如基本元器件电阻、电容、电感、二极管保护，存储器件SDRAM、FLASH，PCB设计工艺DCDC电源、PCB板布线设计工艺等，希望能为大家提供些许参考。
2019-05-23 08:16
DN1023- 精密匹配电阻器自动改善差分放大器CMRR- 这是如何
2019-09-12 10:22
做过USB的人都或许有一个纠结，那就是D+和D-上到底要串多大的电阻，串在源端还是终端。我想说：网络上的说法都不完全正确，首先USB有低速、全速和高速之分，在低速和全速模式下是电压驱动的，驱动电压为3.3V，但在高速模式下是电流驱动的，驱动电流为17.78mA，host-device模型如下：
2019-05-28 06:09
普通光耦的阻抗匹配问题参考我之前的那篇文章《普通光耦 上下拉电阻选择》。现如今通讯速率越来越快的当下，普通光耦在单纯的只接电阻情况下，上升时间Tr有20us左右，这将无法适用于高速通讯。然而高速光耦
2019-05-29 07:47
在学习李明洋老师主讲的这门《天线和射频匹配电路设计》视频培训课程之前，我查阅了很多本射频相关书籍，书上关于匹配电路设计的内容都只有简单的窄带匹配电路的设计介绍，对于像双频匹配电
2017-06-10 13:54
用于精密放大器的匹配电阻网络适用于全差分运算放大器，配置为VOUT / VIN = 0.2
2019-11-06 08:53
1．匹配电容-----负载电容是指晶振要正常震荡所需要的电容。一般外接电容，是为了使晶振两端的等效电容等于或接近负载电容。要求高的场合还要考虑ic输入端的对地电容。一般晶振两端所接电容是所要求的负载电容的两倍。这样并联起来就接近负载电容了。
2019-05-22 08:22
一般的做法是在信号源端串小电阻，在信号终端并一个小电阻。在信号源端串一个小电阻，没有公式的理论：一般传输线的特征阻抗为50欧姆左右，而TTL电路输出电阻大概为13欧姆左
2019-05-30 06:25
最近在做一个光源输出，在测试时输出部分一接通电源开关电源就挂掉，后来发现是电源的匹配电容摆放位置有问题。如下图：C44距离U41过远，可能是太远没起到滤波作用导致电压峰值过大击穿U41。然后手动飞线
2021-10-29 07:32
