我使用eDesignSuite使用VIPer38LE设计电源。我正在验证结果，我很难达到设计套件的相同初级电感。有人可以把这些信息告诉我吗？我目前正在使用Fairchild应用笔记AN4137中的公式。谢谢！汤姆
2019-08-15 11:28
如题：1le0002和1le0003的区别，以及对使用的影响。价格方面差多少。
2024-01-10 07:27
请问，AD9653(4通道，16位串行LVDS 1.8v模数转换器)连接FPGA，数字输出（D0±x、D1±x）根据ANSI-644标准连接到2.5v的bank，时钟输入（CLK+、CLK-）以及数字输出（DCO+DCO-FCO+FCO-）应该连接到多少v的ban
2018-08-13 08:59
我使用的是ad9681。由于硬件设计的问题，不能将FCO输出的频率作为fpga, fpga, fpga中的lvds 升数接收模块的输入时钟，导致接收到的数据不正确（fpga, fpga, fpga中
2023-12-20 07:13
) / (Vdc - 1)+(Vo+1)Np/Ns= 6*10*0.8*20 / (38-1)+6*10= 0.9uS这个计算结果约等于 9.8969，为什么就是0.9uS ？
2022-05-31 11:48
我使用的是AD9681。由于硬件设计的问题，不能将FCO输出的频率作为FPGA中的LVDS接收模块的输入时钟，导致接收到的数据不正确（FPGA中接收到的数据跟AD9681输入信号不一致）。请问应该怎么使用AD9681输出的DCO、FCO，使得接收到正确数据？
2018-10-08 16:48
使用Audiocodec进行录音，格式S24_LE，录制的.wav波形在某些软件中异常arecord -D hw:audiocodec -f S24_LE -r 16000 -c 2 -d10 /tmp/test
2021-12-29 06:09
我做了一个AD9287的采样，最近在做好之后，发现数据输出速率和随路时钟DCO和FCO对不上，现象表现为，我采样时钟用的是10Mhz，设置全部是默认设置，那么根据手册，一个采样点生成8bit数据
2023-12-06 07:36
本帖最后由 一只耳朵怪 于 2018-6-20 11:21 编辑 使用的是TMDXEVM6678LE仿真板，CCS5.2 使用Xds100v1，没有使用Xds560v21 仿真板
2018-06-20 03:10
CLK+ CLK- 是10MHz时钟，幅度在1.6v和0.5v都试过 1、为什么DCO、FCO没有高于CLK+clk-五倍的时钟输出呢？ 2、为什么不接CLK+ CLk-时钟的时候，片子的电平就是1.7V的呢？（电平是1.8V，和电源ADD之间量过没有短路
2023-12-19 06:12
