Renesas RA4M1 | 医疗级 SoC 系统 · 推荐频率：12.000 MHz · 应用亮点：FCO-3C-UP 提供高稳定输出，适用于医疗仪器控制系统中的同步采样与数据安全任务，适配
2025-04-16 17:15
我使用eDesignSuite使用VIPer38LE设计电源。我正在验证结果，我很难达到设计套件的相同初级电感。有人可以把这些信息告诉我吗？我目前正在使用Fairchild应用笔记AN4137中的公式。谢谢！汤姆
2019-08-15 11:28
如题：1le0002和1le0003的区别，以及对使用的影响。价格方面差多少。
2024-01-10 07:27
我使用的是ad9681。由于硬件设计的问题，不能将FCO输出的频率作为fpga, fpga, fpga中的lvds 升数接收模块的输入时钟，导致接收到的数据不正确（fpga, fpga, fpga中
2023-12-20 07:13
请问，AD9653(4通道，16位串行LVDS 1.8v模数转换器)连接FPGA，数字输出（D0±x、D1±x）根据ANSI-644标准连接到2.5v的bank，时钟输入（CLK+、CLK-）以及数字输出（DCO+DCO-FCO+FCO-）应该连接到多少v的ban
2018-08-13 08:59
. nRF24LE1有3种封装形式： QFN-24, NRF24LE1-F16Q24, 表面丝印为NRF24LE1D QFN-32, NRF24
2011-07-08 22:18
我使用的是AD9681。由于硬件设计的问题，不能将FCO输出的频率作为FPGA中的LVDS接收模块的输入时钟，导致接收到的数据不正确（FPGA中接收到的数据跟AD9681输入信号不一致）。请问应该怎么使用AD9681输出的DCO、FCO，使得接收到正确数据？
2018-10-08 16:48
CLK+ CLK- 是10MHz时钟，幅度在1.6v和0.5v都试过 1、为什么DCO、FCO没有高于CLK+clk-五倍的时钟输出呢？ 2、为什么不接CLK+ CLk-时钟的时候，片子的电平就是1.7V的呢？（电平是1.8V，和电源ADD之间量过没有短路
2023-12-19 06:12
CLK+ CLK- 是10MHz时钟，幅度在1.6v和0.5v都试过1、为什么DCO、FCO没有高于CLK+clk-五倍的时钟输出呢？2、为什么不接CLK+ CLk-时钟的时候，片子的电平就是1.7V的呢？（电平是1.8V，和电源ADD之间量过没有短路）谢谢
2018-09-26 17:02
AD9272的帧时钟FCO和数据时钟DCO会随着采样频率的变化而变化吗？
2023-12-14 07:09
