本帖最后由 一只耳朵怪 于 2018-6-11 17:20 编辑 F28M35 里有 M3 的核和 C28 的核，这两片的
2018-06-11 09:27
。使用NorFlash启动方式时，是否可以将uboot存放在norflash中的指定位置？例如，0x5A0000？看了下IVT结构，发现只能启动M核或者A核。如果在IVT Boot Configuration Wor
2023-03-27 06:31
最近看6678手册知道每个核都有自己的L1 L2 SRAM ，这没问题，但是看2.3节的Memory Map Summary ,发现除了core 0 到core7的 L1,L2地址，还有一个
2018-06-21 17:19
第一个问题：可以简要的讲一下AM335X的MPU与CORE之间的关系吗？这跟以前用的CPU架构不太一样，有点像是一分为二了，AM335X的主频讲的是MPU而不是CORE
2018-06-21 01:34
各位好！我将代码放在DDR中，为每个核分配了独立的运行空间，在一级boot中，将8个核启动起来，再进行跳转。现在是有些核能正常运行，有些核会停留在_TI_decompress_rle_
2018-06-21 03:34
],i,flag; //两个core的flag都位于0X0C007BDC，但是当第一个核执行完成后flag=1，第二个核读取flag=0，而且data是可以同步int
2018-06-21 08:13
本帖最后由 一只耳朵怪 于 2018-6-19 15:17 编辑 你们好:我在调试C6657 SPI BOOT 双核启动的时候遇到了一些问题，代码烧写到了NORFLASH，core0 启动成功
2018-06-19 01:07
本帖最后由 一只耳朵怪 于 2018-6-13 15:30 编辑 各位前辈们，请教一下将程序下载到M3核或C28核后（build configuration ->flash），将目标板
2018-06-13 06:29
的Main driver必须启动，core M的Secondary driver才能工作。core M的Secondary driver如何判断core A的Main driver是否就绪？ 4、有没有M
2023-03-24 07:48
1087FFFC; (*pBootMagicAddCore0)+= 0x1082d540;// translate to global address for(i = 1;i < CORE_NUM_6678; i++
2018-06-21 01:55
