有没有用使能信号控制的时钟发生器芯片，当使能信号有效是开始产生上升沿，时钟频率要达到100MHz
2014-12-09 20:21
我想利用该电路实现100MHZ的频率计，主要原理就是等精度测量，利用FPGA时钟pll倍频产生100MHZ时钟作为测量基准时钟；然后被测信号作为D触发器的闸门触发起始信号；之后分别开始进行对被测信号与基准时钟信号计数
2017-07-21 14:28
在使用同步从属FIFO写模式时，在100MHz下使用GPIF时，我遇到了一个问题。该方案如下：PCLK为100MHz，SLWR写入16KB到GPIF，并切换FIFO ADDR。但是在SLWR发送
2019-06-12 07:09
在使用同步从属FIFO写模式时，在100MHz下使用GPIF时，我遇到了一个问题。该方案如下：PCLK为100MHz，SLWR写入16KB到GPIF，并切换FIFO ADDR。但是在SLWR发送
2019-06-13 10:48
我想把1V（100MHz）的信号放大成100V（100MHz）的信号，请问我应该选什么型号的芯片？
2023-11-24 07:05
STM32H750XBH6TR主芯片，当SDRAM频率设置为100MHz的时候，FMC_SDCLK和FMC_SDNWE延迟不符合标准，延迟偏大，造成100MHz SDRAM异常，这个延迟有办法调整
2025-03-14 15:15
本振频率100MHz发射到射频端口，测得很多奇次谐波的问题。我bypass了PRIR滤波器的，不知道滤波器会不会改善本振收发信号的质量。改变本振到任何频点都会出现奇次谐波很高，请问是怎么回事？如下图：
2018-09-05 11:36
在使用同步从属FIFO写模式时，在100MHz下使用GPIF时，我遇到了一个问题。该方案如下：PCLK为100MHz，SLWR写入16KB到GPIF，并切换FIFO ADDR。但是在SLWR发送
2019-06-14 11:36
在使用同步从属FIFO写模式时，在100MHz下使用GPIF时，我遇到了一个问题。该方案如下：PCLK为100MHz，SLWR写入16KB到GPIF，并切换FIFO ADDR。但是在SLWR发送
2019-06-13 08:02
我用atf1508as，100mhz晶振，想产生一个高精度的pwm，，程序功能仿真能通过，下到片子上不行，，，同样的程序用40mhz的晶振就可以，换100mhz的就不行，，什么原因了？求帮助
2013-04-04 07:45
