• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 为什么要使用电子分频器_电子分频器工作原理及调整方法

    本文首先介绍了为什么要使用电子分频器,其次阐述了电子分频器工作原理及作用、特点,最后介绍了电子分频器调整方法、使用注意事项及发展趋势。

    2018-05-24 14:46

  • 一文详解分频器的计算和调整方法

    本文主要带领大家来了解一下分频器的计算和调整,首先来了解一下分频器原理及是分频点,其次详细了解分频器计算的顺序以及

    2018-05-29 09:59

  • FPGA学习-分频器设计

    分频器设计 一:分频器概念 板载时钟往往 是 有限( 50MHZ/100MHZ/24MHZ/60MHZ… ),如果在设计中需要其他

    2023-11-03 15:55

  • ADI发布新款时钟缓冲分频器IC AD9508

    ADI最近发布了一款时钟缓冲分频器IC(集成电路)AD9508,该电路结合了高速、极低抖动(12 kHz至20 MHz频段为41 fs)及可选

    2013-02-21 11:31

  • 供数字时钟使用的+5000分频器电路

    供数字时钟使用的+5000分频器电路

    2009-01-13 20:07

  • 分频器的设计-奇偶分频

    缺点:当分频倍数很大时,需要的寄存也是倍增。当然你也可以采用复用的方式去减少所需寄存数目,例如,36分频,可以做两个

    2018-12-08 10:40

  • 什么是分频器 分频器介绍

    什么是分频器 分频器介绍     分频器是指将不同频段的声音信号区分开来,分别给于放大,然后送到相应频段的扬声中再进行重放

    2010-02-05 17:51

  • 奇数分频器的介绍和实现

    时间段就变成了0.5周期,就不能通过clk的计数直接实现了。 然而,时钟信号的上升沿和下降沿之间正好相差0.5周期,利用这个就可以实现奇数分频啦 第一步:分别使用原

    2021-03-12 15:44

  • 基于FPGA的整数倍分频器设计

    偶数倍分频器的实现非常简单,只需要一计数进行计数就能实现。如需要N分频器(N为偶数),就可以由待分频

    2022-11-21 09:41

  • 基于FPGA的整数倍分频器设计

    偶数倍分频器的实现非常简单,只需要一计数进行计数就能实现。如需要N分频器(N为偶数),就可以由待分频

    2019-02-01 01:49