AD9515 / PCBZ，AD9515时钟IC评估板，提供多输出时钟
2019-02-21 09:53
时钟芯片AD9515的CLK与CLKB这两个引脚接差分时钟时哪个接CLK+，哪个接CLK-,还是两个怎样接都无所谓？
2023-12-12 07:23
我采用50MHz有源晶振为AD9515提供时钟源，可是其输出的LVPECL频率只有3MHz左右，请大家帮忙解答一下原因？S1~S10设置为00000010000。附件QQ截图20150331091807.png36.
2018-10-08 10:32
给后一个IC数据信号也给后一个IC时钟信号，后一
2022-01-18 06:35
; DIV4> DIV2> DIV1。)如果启动时钟和捕获时钟从带不同分频因子的不同分频器产生，这个缺陷可能导致更大的路径不一致。例如，设想
2012-12-11 14:43
之前已经复制到sd.。现在我唯一的问题是：两个预分频器只将一个输入时钟除以2（多次）。那么这两个预
2019-11-07 10:00
这种方式只消耗不多的逻辑单元就可以达到对时钟的操作目的。2、整数倍分频器的设计2.1 偶数倍分频 偶数倍分频器的实现非常简单，只需要一
2014-06-19 16:15
我一直在使用 dsPIC33CH128MP506 进行一些 CANbus 通信。 它能够进行CAN-FD，并且有两个独立的波特率分频器，用于标称波特率和数据波特率。它们是：C1NBTCFGH 内
2024-01-22 06:36
我想对2GHz的正弦波（相位噪声很低）进行16分频，分频出来的125M信号输入给FPGA，想选用ADi的分频器实现分频功能，我有以下几个问题：1.我查了ADi的
2019-01-11 13:39
你好，我是西安大略大学的研究生。我目前正在使用Virtex5 XUPV5 -LX110T FPGA开发板。我使用DCM在VHDL中编写了一个简单的时钟分频器，我使用IMPACT对代码进行了编程。我
2020-06-12 14:23
