pciex2进行PCB设计时,收发数据线需要做等长么?
2016-02-15 15:12
PCB设计如何绕等长?阻抗会对信号速度产生影响吗?
2021-03-06 08:47
我的AD9446的工作在LVDS模式下,请问对于AD9446(100MHz),LVDS信号线的PCB走线的差分对间等长有没有要求?(PS:16对差分线,都做等长好复杂)谢谢!
2023-12-18 06:26
以太网的接口信号,在PCB走线的时候,差分可以不等长么?如果要等长,误差是多少?
2023-04-07 17:38
原子大哥,由此看到你画PCB时,有考虑到时序,进行了等长线的画法,请问AD中如何设置等长线画法,有没有教程或者帖子推荐下!
2019-07-26 04:36
使用带FIFO的OV7725时,当从FIFO采集数据时,发现采集回来的数据全是0,是什么原因?
2016-04-26 13:48
在PCB布局走线时CAN需要差分等长线吗?
2023-04-07 17:39
画PCB的时候,100khz的信号线一定要按照等长线来处理吗?
2018-04-13 13:02
本帖最后由 一只耳朵怪 于 2018-6-25 14:19 编辑 1、在对6678中SRIO进行PCB布线时遇到一个疑问。若需要使用SRIO 4X模式时,PCB布线是否有必要对4组TX和RX差分信号分别进行等长
2018-06-25 04:40
AD转换芯片数字输出A0-A11这12根数据线与FPGA连接时要做等长吗?AD转换芯片时钟为70MHz,如果不需要,那么时钟速率达到多少需要做等长,就是画蛇形线!
2019-01-21 15:55