数字芯片的高阻态是指在数字电路中出现的一种特殊状态，其中电路的输入端和输出端之间的电阻非常高。在这种状态下，电路无法正常传递电流或信号。
2023-07-31 10:19
在我们刚一开始接触到51单片机的时候对P0口必须加上上拉电阻，否则P0就是高阻态。对这个问题可能感到疑惑，为什么是高阻
2019-03-04 13:43
在我们刚一开始接触到51单片机的时候对P0口必须加上上拉电阻，否则P0就是高阻态，对这个问题可能感到疑惑，为什么是高阻
2019-01-01 09:05
让加上拉电阻，真的是有道理的！
2019-08-06 11:23
高阻态这是一个数字电路里常见的术语，指的是电路的一种输出状态，既不是高电平也不是低电平，如果高阻
2017-12-25 11:27
多路复用（多路复用）逐次逼近寄存器模数转换器（SAR ADC）应用具有尺寸和功率限制，通常由每通道模拟信号链设计选择决定。本文介绍了为什么配备模拟输入高阻态（高阻抗）技
2022-12-13 11:49
Xilinx Vivado工具支持仅将系统设计的一部分进行综合，即OOC（out of context）综合方式。OOC综合方式的流程就是将设计的某个模块单独完成综合操作，这会带来如下可能性
2017-03-21 09:50
按键稳定闭合时间长短是由操作人员决定的，通常都会在 100ms 以上，刻意快速按的话能达到 40-50ms 左右，很难再低了。抖动时间是由按键的机械特性决定的，一般都会在 10ms以内，为了确保程序对按键的一次闭合或者一次断开只响应一次，必须进行按键的消抖处理。当检测到按键状态变化时，不是立即去响应动作，而是先等待闭合或断开稳定后再进行处理。按键消抖可分为硬件消抖和软件消抖。
2017-05-04 15:18
在数字电路中，逻辑输出有两个正常态：低电平状态（对应逻辑0）和高电平状态（对应逻辑1）。此外，电路还有不属于0和1状态的高阻态，高
2024-01-11 10:10
三态门，是指逻辑门的输出除有高、低电平两种状态外，还有第三种状态——高阻状态的门电路 高
2018-07-26 10:53
