的工作时钟频率。然而，设计至DDR3的接口也变得更具挑战性。在FPGA中实现高速、高效率的DDR3控制器是一项艰巨的任务。直到最近，只有少数高端（昂贵）的FPGA有支持与高速
2019-08-09 07:42
Cadence 平板电脑6层板DDR3 PCB layout设计视频教程下载链接链接：http://pan.baidu.com/s/1FJNhO密码：jfa3播放密碼：QQ521122524完整版
2015-07-30 21:34
还未接触过DDR4，在LAYOUT颗粒设计中，布局布线上DDR3与DDR4有没有区别？有哪些区别？
2019-03-07 10:11
DDR3存储器控制器面临的挑战有哪些？如何用一个特定的FPGA系列LatticeECP3实现DDR3存储器控制器。
2021-04-30 07:26
Cadence高速PCB设计DDR3实例 （若是排除网速问题，能正常播放视频的浏览器有：360，opera，firefox； 视频播放出现异常浏览器有：IE，Google ，百度浏览器 。 若是使用其他
2014-09-22 09:39
看完保证你会做DDR3的仿真
2015-09-18 14:33
`请问高速PCB设计规则有哪些？`
2020-02-25 16:07
本帖最后由 一只耳朵怪 于 2018-6-20 11:34 编辑 各位专家好！刚刚学习DSP,还没有入门。实验室购买了TMS320C6678开发板。请问：1、为什么DSP需要外接DDR3?2
2018-06-20 00:40
在使用NIOS II时，需要用到一片DDR3一边运行程序，同时还要使用该DDR3进行高速数据缓存，不明白同样一片DDR3怎么可以一边运行程序，一边进行数据缓存，请问可以
2017-03-14 09:55
CPU的DDR3总线只连了一片DDR3，也没有复用总线将DDR3的CS直接拉到地的话，DDR3初始化不成功所以说DDR3
2016-11-25 09:41
