找杜正阔一本书，书名叫 cadence Allegro 实战攻略与高速PCB设计；书的封面见附件图片：
2022-04-25 20:28
的工作时钟频率。然而，设计至DDR3的接口也变得更具挑战性。在FPGA中实现高速、高效率的DDR3控制器是一项艰巨的任务。直到最近，只有少数高端（昂贵）的FPGA有支持与高速
2019-08-09 07:42
求8层Altium designer HDI盲埋孔飞行控制板实战高速pcb设计教程的百度云地址
2019-09-20 05:35
`请问高速PCB设计规则有哪些？`
2020-02-25 16:07
Cadence 平板电脑6层板DDR3 PCB layout设计视频教程下载链接链接：http://pan.baidu.com/s/1FJNhO密码：jfa3播放密碼：QQ521122524完整版
2015-07-30 21:34
本帖最后由 一只耳朵怪 于 2018-6-25 14:57 编辑 请问在使用ddr3 和srio接口时，其外部时钟（ddr3clk和sriosgmiiclk）是必须的吗，考虑到其内部有专门的sysclk与之对应
2018-06-25 06:37
还未接触过DDR4，在LAYOUT颗粒设计中，布局布线上DDR3与DDR4有没有区别？有哪些区别？
2019-03-07 10:11
DDR3存储器控制器面临的挑战有哪些？如何用一个特定的FPGA系列LatticeECP3实现DDR3存储器控制器。
2021-04-30 07:26
Cadence高速PCB设计DDR3实例 （若是排除网速问题，能正常播放视频的浏览器有：360，opera，firefox； 视频播放出现异常浏览器有：IE，Google ，百度浏览器 。 若是使用其他
2014-09-22 09:39
看完保证你会做DDR3的仿真
2015-09-18 14:33
