• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 【AD问答 9】如何设置分对

    本帖最后由 cooldog123pp 于 2019-8-10 22:49 编辑 设置分对,有好几种方法,下面我就来一一介绍方法一:原理图中直接设置好,然后导入到PCB中,如图,给要设置的

    2016-09-27 09:19

  • Cadence Allegro分对的设置

    PCB布线中,有着许多需要注意的点,比如:1.高频时钟线需要蛇形走线2.有些信号线需要设置分对分走线

    2019-05-31 06:23

  • 设置分对的方法

    原理图中直接设置好,然后导入到PCB中,如图,给要设置的分对加上网络标号,分别要以_N和_P作为后缀,不然导入不识别,(我是AD10,不知道后面的版本是不是这样):

    2019-07-19 07:14

  • 分对分阻抗设置方法

    在Layout cross-section中设置正在使用的分对分阻抗为100欧,打开D:\diffPair\PCI2.brd。

    2019-06-03 07:31

  • PCB设计高速分信号的布线技巧

    pcb上靠近平行走高速分信号线对的时候,在阻抗匹配的情况下,由于两线的相互耦合,会带来很多好处。但是有观点认为这样会增大信号的衰减,影响传输距离,为什么?我在一些大公司的评估板上看到

    2012-03-03 12:37

  • allegro 分对规则设置

    自己总结下分对规则的设置

    2016-03-01 01:48

  • 高频高速PCB设计之实用大全(转载分享)

    产的 PCB 板的特性阻抗是否满足设计需求。 一般要控制的阻抗有单根线和分对两种情况。 所以, test coupon 上的走线线宽和线距(有

    2017-01-20 10:29

  • 信号完整性----最优化导通高速串联应用

    率的互连。为了实现目标的数据传输速率,互连必须优化。在许多情况下,导通可能成为高速串联的终结,除非导通经过优化,使其影响变小。分过孔问题的根源主要来自三方面,90

    2014-12-22 13:47

  • Altium Designer 6 中快速进行分对走线

    如何在 Altium Designer 6 中快速进行分对走线1: 在原理图中让一对网络前缀相同,后缀分别为_N 和_P,并且加上分队对指示。在原理图中,让一对网络名称的前缀名相同,后缀分别为

    2019-07-10 08:38

  • 组图单分对相乘器资料推荐

    组图单分对相乘器分析

    2021-03-26 07:41