In First Out）存储器凭借其操作简单、可靠性好等特点，被广泛的应用于数据采集系统中，成为了连接MCU与AD芯片的桥梁。为了使MCU、AD芯片以及高速FIFO存储器能够协调工作，就需要设计好这
2019-05-23 05:01
结合高速嵌入式数据采集系统，提出一种基于CvcloneⅢ FPGA实现的异步FIFO和锁相环（PLL）结构来实现高速缓存，该结构可成倍提高数据流通速率，增加数据采集系统的实时性。采用FPGA设计
2021-04-30 06:19
复杂、开发周期长，本文介绍一种采用单片机为控制单元，通过RS232C接口，使用高速FIFO存储器件作为缓冲，在单元电路与计算机之间传输数据的方案。该方案实现简单，开发周期短，完全可以满足对于上述的数字
2019-04-29 07:00
跨时钟域处理 & 亚稳态处理&异步FIFO1.FIFO概述FIFO： 一、先入先出队列(First Input First Output，FIFO)这是一种传统的按序执行方法，先进
2022-02-16 06:55
本文介绍了一种利用外部SRAM和CPLD构成的廉价、高速、大容量先进先出缓冲器FIFO的设计方法。
2021-04-09 06:12
UMFT601X是一款评估模块，具有32位FIFO总线，FMC（低引脚数）连接器，用于连接FT601Q USB 3.0超高速IC和外部硬件。 UMFT601X允许将FIFO总线桥接到USB 3.0
2020-08-18 09:57
的可编程逻辑器件EPM7256A完成对数据的缓存和传输的各种时序控制以及开关量采样时序、路数判别。采用FIFO器件作为高速A／D与DSP处理器间的数据缓冲，有效地提高了处理器的工作效率。
2020-12-31 07:52
发现USB设备的例子中 FIFO IN的空中断总是关闭的，这样怎么判断何时可以继续往FIFO中写数据呢？？我这边的实现是打开相应FIFO IN的空中断，在空中断中调用USBDev_WR_FIFOx
2022-05-19 06:27
大家好，我有一个设计问题，我有两个域之间的接口：输入是50MHz的16位并行数据输出为500 MHz的1位串行数据，对于这种情况，我需要设计一个FIFO。任何人都可以帮助我设计FIFO，特别是最小
2019-01-10 10:45
在我的应用程序中，我有一个状态机，它写入具有特定格式的字的FIFO。该状态机每500字将一个时间字写入FIFO。 FIFO IS 2：1比率TWFT virtex 5。当我使用软件应用程序从
2020-06-15 13:50
