对高速信号进行高分辨率的数字化处理需审慎选择时钟，才不至于使其影响模数转换器（ADC）的性能。那么时钟抖动会对高速
2021-04-08 06:00
外部高速ADC，PWM输出做时钟驱动，GPIO端口做数据接口,DMA读取到内部RAM，可以做到30M的采样速度吗，新唐M4的IO口的读取速度有那么高吗
2023-06-26 06:26
本文通过对时钟分配芯片AD9510的正确配置，采用ADC芯片AD9481实现了4个通道90°相位偏移的高速时钟输出，从而
2021-04-22 06:48
如何收敛高速ADC时序？有哪种办法可以最大化ADC的建立和保持时间？
2021-04-14 06:06
想请问大家： 我拟采用500Msps以上采样率，JESD204B接口的ADC芯片构建2通道以上的一个多通道高速数据采集系统。为使讨论问题具体，简单，明确。现假设有一系统是4个采样率500Msps
2018-07-24 10:45
需要一个高速的ADC在某个定点进行采样，对采样的电压值进行量化，但是找了一圈好像高速的ADC都是时钟直接控制的，只能在
2022-03-14 21:14
请问高速ADC或DAC输入时钟占空比如果不是50%或远高于或远低于50%对ADC或DAC性能有何影响？
2023-12-13 07:28
请问高速ADC或DAC输入时钟占空比如果不是50%或远高于或远低于50%对ADC或DAC性能有何影响？
2018-08-16 06:09
影响ADC信噪比因素有哪些？如何设计高速高分辨率ADC电路？基于AD6644AST一65的高速高分辨率ADC电路设计实例
2021-04-23 06:01
本文研究设计了一种基于高速隔离芯片的高速串行隔离型ADC。该数字隔离型ADC频带宽，延时小，稳定性高并且电路结构简单。利用FPGA作为控制器，很好地实现了模数转换和隔离
2021-05-08 06:14
