了解高速ADC时钟抖动的影响将高速信号数字化到高分辨率要求仔细选择一个时钟，不会妥协模数转换器的采样性能（
2017-05-15 15:20
在本视频中, Lin Wu 将演示如何使用时钟驱动高速 ADC
2018-06-13 01:54
在使用高速模数转换器 (ADC) 进行设计时，需要考虑很多因素，其中 ADC 采样时钟的影响对于满足特定设计要求至关重要。关于
2024-11-13 09:49
本文主要讨论采样时钟抖动对ADC 信噪比性能的影响以及低抖动采样时钟电路的设计。
2009-11-27 11:24
DN1013- 了解时钟抖动对高速ADC的影响
2019-07-17 06:41
DN1013-了解时钟抖动对高速ADC的影响
2021-05-11 18:22
对高速信号进行高分辨率的数字化处理需审慎选择时钟，才不至于使其影响模数转换器（ADC）的性能。那么时钟抖动会对高速
2021-04-08 06:00
高速ADC,什么是高速ADC 背景知识： 随着计算机技术、通信技术和微电子技术的高速发展，大大促进了
2010-03-24 13:28
您在测试 ADC 的SNR时，您可能会连接一个低抖动时钟器件到转换器的时钟输入引脚，并施加一个适度低噪的输入信号。如果您并未从您的转换器获得SNR产品说明书标称性能，则说明存在
2011-10-12 12:00
有时无法避免模数转换器数字输出的干扰。数字干扰可能来自电容性或电感性耦合或通过接地层的耦合。对于高速ADC来说，这种影响尤为明显，因为高速
2020-11-11 10:07
