本文主要讨论采样时钟抖动对 ADC 信噪比性能的影响以及低抖动
2017-11-27 14:59
DN1013- 了解时钟抖动对高速ADC的影响
2019-07-17 06:41
描述TIDA-01016 是一款适合高动态范围高速 ADC 的时钟解决方案。射频输入信号由高速 ADC 直接采用射频取样
2018-09-30 09:26
本文介绍时钟抖动对高速链路性能的影响。我们将重点介绍抖动预算基础。 用于在更远距离对日益增长的海量数据进行传输的一些标准
2022-11-23 06:59
简介：专门为电路设计工程师写的。描述了模拟电路原理在高速数字电路设计中的
2018-01-22 17:32
MSP430或STM32，在使用内部ADC出现的采样数据异常抖动问题采样设计：用于检测供电线路电流及电压。产品运行在两种
2022-02-11 07:44
SNR。将结果带入公式 1，计算出大约为 80fs 的 tJ 值。在数字信号处理过程中，采样时钟与处理时钟之间需要有一定关联。也就是说，无论是
2022-11-21 07:26
来说，测试中需要对 ESG 或 PSG 产生的信号进行进一步的滤波以滤去谐波和杂散信号，滤波器的参数要根据用户实际使用的信号频率范围选择。对于高精度的 ADC 来说，采样时钟
2018-04-03 10:39
华为《高速数字电路设计教材》这本书是专门为电路设计工程师写的。主要描述模拟电路原理在
2014-09-01 23:20
采样时钟考量在高性能采样数据系统中，应使用低相位噪声晶体振荡器产生ADC
2014-11-20 10:58
