• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 高速PCB设计中的阻抗匹配

    阻抗匹配阻抗匹配是指在能量传输时,要求负载阻抗要和传输线的特征阻抗相等,此时的传输不会产生反射,这表明所有能量都被负载吸收了。反之则在传输中有能量损失。在

    2019-05-31 08:12

  • PCB stack设计的特征阻抗

    高速数字电路设计流程中,第一步需要做的就是根据系统的复杂程度,成本因素等相关方面决定印制电路板(PCB)的叠层结构(Stack),而在PCB stack设计的过程中,

    2019-05-23 07:13

  • 高速pcb设计的阻抗匹配

    高速的设计中,阻抗的匹配与否关系到信号的质量优劣。阻抗匹配的技术可以说是丰富多样,但是在具体的系统中怎样才能比较合理的应用,需要衡量多个方面的因素。例如我们在系统中设计中,很多采用的都是源段的串连

    2019-05-29 07:03

  • 高速HDMI接口PCB相关阻抗匹配控制设计指南

    PCB设计时,注意控制走线时的阻抗控制,往往可以做到很好的匹配。 对于通常的聚酯胶片PCB 来说,传输线的长度和微带线 Stub 效应是需要考虑的, 在本设计指南里面,主要是针对 4 层的 1080+2116 聚酯

    2019-05-17 10:40

  • 浅谈高速PCB设计

    的标准,以此来降低高速PCB设计的难度,其中关于阻抗的问题,人们规定单端线统一控制成50欧姆(当然也有75欧姆等其他的情况),差分线控制成100欧姆。接下来就来讨论几种情况下的

    2019-05-30 06:59

  • 高速数字PCB板的等线设计思路

    线,通常它不需经过任何其它逻辑处理,因而其延时会小于其它相关信号。高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内,保证系统在同一周期内读取的数据的有效性(延迟差超过一个时钟周期时会错读

    2019-05-21 07:14

  • 关于高速PCB设计中的阻抗匹配

    阻抗匹配的研究  在高速PCB设计中,阻抗的匹配与否关系到信号的质量优劣。阻抗匹配的技术可以说是丰富多样,但是在具体

    2019-05-31 06:45

  • 最全高速pcb设计指南

    的影响  传输线极其相关设计准则  串扰(crosstalk)极其消除  电磁干扰高速电路设计技术阻抗匹配是指负载阻抗与激励源内部阻抗互相适配,并且得到最大功率输出的一

    2018-12-11 19:48

  • PCB阻抗控制和叠层设计

    在实际情况中,需要在数字边际速度高于1ns或模拟频率超过300Mhz时控制迹线阻抗PCB 迹线的关键参数之一是其特性阻抗(即波沿信号传输线路传送时电压与电流的比值)。

    2019-05-30 07:18

  • 高速PCB设计

    高速PCB设计系列课:入门篇:林超文PCB设计PADS和OrCAD实操指南http://t.elecfans.com/topic/22.html?elecfans_trackid=bbspost

    2015-05-05 09:30