Virtex-5 SXT系列中正常工作？我还仔细检查了我的引脚，结果发现我没有将Bank0 RSVD线连接到GND。这会导致问题吗？
2020-06-03 12:00
如题，求virtex-5 XF5VLX330的电源配置解决方案
2013-01-06 17:04
Stratix III FPGA与Xilinx Virtex-5的体系结构对比Stratix III FPGA与Xilinx Virtex-5的性能对比
2021-05-07 07:00
嗨， 我使用的是Virtex-5 FPGA，DDR2 MIG，我的ISE版本是13.2。 我的phy_init_done信号没有被断言。我发现校准序列卡在阶段2.阶段3从未到达。请提供有关上述原因的信息？
2020-06-15 11:52
嗨，我正在开发一个项目，我们正在使用Virtex-5 FPGA从ADC捕获信号，样本存储在128K x 256 SRAM上，数据样本由PC采集。我相信Virtex-5为BRAM提供了一个选项，虽然我
2020-06-17 11:31
未经优化的代码快 3.8 倍，比软件仿真快 30 倍。总之，Virtex-5 FXT 借助其 PowerPC 440 处理器可为嵌入式应用提供众多选择。您可在有无 FPU 的情况下执行设计
2018-08-03 11:15
大家好，我正在研究包括3个不同时钟域的设计。我已经阅读了这个帖子，我发现与virtex-II和virtex-4相比，virtex-5在MTBF中是最差的。对于较低和实用的MTBF，我没有在同步器链
2020-06-12 09:27
嗨，我刚刚开始学习VHDL，我正在一个在FPGA上实现TDC的项目。我有很多问题，我在这里写了一些。virtex-5能支持NIM信号还是TTL？我在数据表中看到我可以使用LVTTL，但我可以使用TTL吗？提前致谢。begar。
2020-06-19 08:55
嗨，关于Virtex-5与具有LVDS DDR信令的并行高速ADC接口的任何应用说明。我担心数据偏斜，因此需要静态和动态相位对齐。最接近的appnote是xapp860，但它不使用并行源，更像
2020-06-19 06:48
生成正确的写使能信号。板设计中的考虑因素尽管 Virtex-5 系列产品提供了许多与 I/O 和时钟控制相关的高级功能，大大简化了存储器接口设计，但为了使接口可靠而高效，仍需注意基本的电路板设计标准。需
2019-04-22 07:00
