• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • 具有多路复用单通道模数转换参考设计

    描述 该适用于可编程逻辑控制 (PLC) 的多通道模拟输出模块 TI 参考设计具有多路复用单通道模数转换 (ADC)

    2022-09-21 07:10

  • 通用模拟输出的设计

    消除了引入到电流输出的误差,但是这个纯数字校准技术有其局限性,就是会在满量程时导致端点误差。另外一个模拟解决方案是在共用VOUT和IOUT连接与+VSENSE连接之间放置一个单位增益缓冲器。在这个情况下

    2018-09-12 11:26

  • DAC模拟输出及架构概述

    有一些需要超范围输出的特例。电流输出通常是指 4~20mA 这一种范围,但也经常使用更宽一点的范围,有时可达到 3.5~25.5mA。PLC 和传感发送

    2018-09-13 09:59

  • 如何保持AMUX交换的模拟输出电压

    你好,我输出模拟电压由DAC转换为模拟输出引脚通过模拟多路复用器。下面是我在PSoC6的电路图。VDAC---&

    2018-09-30 14:59

  • 请问怎么设计一种用于多路输出时钟缓冲器中的锁相环?

    怎么设计一种用于多路输出时钟缓冲器中的锁相环?锁相环主要结构包括哪些?

    2021-04-20 06:27

  • 能够保持至少1000位的循环缓冲器或FIFO缓冲器

    你好,我通过我的硬件流一些二进制数据,我想使最新的1000位可用的CPU在任何时间点按需。我想通过DMA不断填充缓冲来实现这一点。因此,我想要一个循环缓冲器或一个能够保持至少1000位的FIFO

    2019-09-11 12:58

  • 【微信精选】5分钟教你轻松实现通用模拟输出设计

    ,从而使得电流输出达到额定值。电压输出将受到缓冲器输入偏移电压的轻微影响,但是仍将保持良好性能。与这个模拟方法相关的更多

    2019-09-28 07:30

  • 采样保持

    采样保持有足够的精度,一般在其对输入级和输出级均采用缓冲器,以减少信号源的

    2018-01-08 14:23

  • 转:采样保持电路

    为止。下图为采样/保持示意图:最基本的采样/保持模拟开关、存储元件(

    2011-07-28 10:21

  • 如何去设计轨到轨CMOS模拟缓冲器

    如何去设计轨到轨CMOS模拟缓冲器?怎样对轨到轨CMOS模拟缓冲器进行仿真?

    2021-04-23 06:35