硬件：c6678 // The System PLL governs the device (CorePac) operating speed. // // Each board designer
2018-06-21 02:45
有人用Xilinx ISE的mig生成ddr2，然后进行调试的吗？如果选择了内含pll，顶层时钟怎么连接
2014-09-15 19:14
AD中怎么删除顶层或者底层，只保留底层或者顶层的丝印。导出PDF便于焊接元器件
2019-09-30 16:20
我用AD9883对视频进行A/D转换，VGA信号的帧频为75HZ，分辨率为800*600。我按照pll divider的计算公式算得分频系数为1056，VCO RANGE 和CHARGE PUNMP CURRENT的值也按参考的值写入。但是发现得到的HSOUT和D
2018-11-27 09:16
请问各位大神，如图这两颗器件明明在底层，但是双击显示的确是顶层。当我把他改成底层后，又显示在顶层了。请问怎么回事？怎么改？
2014-08-31 20:11
嗨，我需要如何定义pll输出时钟，我期望pll的输出时钟彼此异步。但该工具正在对pll的两个输出时钟进行时序分析。实际上它们是假路径，我怎么能避免这种情况。
2019-11-08 07:20
你好我试图使用不在顶层的垫组件，并使用保持层次结构。它依赖于映射。我需要一个解决方案，而不是把它放在最顶层。谢谢Yotam
2020-06-15 08:10
特权老师，您好，关于时序分析-寻找PLL相移值，有些问题想请教您：疑问一：在您的《特权和你一起学NIOS II》书中，第五章，5.4 三部曲-时序报告，5.4.1 寻找PLL相移值，第102页，书中
2013-10-22 22:26
什么是PLL? PLL有什么作用？
2021-06-18 07:03
同一条信号线从顶层经过孔到底层，假如该信号线顶层和顶层是垂直的（垂直点就是过孔点），那这算不算是90°走线，是不是需要避免这种直接垂直的情况？还是应该先放置过孔，过孔走一段距离后再45°折角比较好？最佳的处理走线方式
2019-05-28 05:35
