在Layout cross-section中设置正在使用的差分对的差分阻抗为100欧，打开D:\diffPair\PCI2.brd。
2019-06-03 07:31
本帖最后由 cooldog123pp 于 2019-8-10 22:49 编辑 设置差分对，有好几种方法，下面我就来一一介绍方法一：原理图中直接设置好，然后导入到PCB中，如图，给要设置的
2016-09-27 09:19
PCB布线中，有着许多需要注意的点，比如：1.高频时钟线需要蛇形走线2.有些信号线需要设置差分对，差分走线
2019-05-31 06:23
原理图中直接设置好，然后导入到PCB中，如图，给要设置的差分对加上网络标号，分别要以_N和_P作为后缀，不然导入不识别，（我是AD10，不知道后面的版本是不是这样）：
2019-07-19 07:14
自己总结下差分对规则的设置
2016-03-01 01:48
)这会使信号源送到线上的电压小一点。 至于, 因耦合而使信号衰减的理论分析我并没有看过, 所以我无法评论。 对差分对的布线方式应该要适当的靠近且平行。 所谓适当的靠近是因为这间距会影响到差分
2019-06-03 07:19
“coupon”走线的间距不同，会导致测试点与走线之间带来阻抗不连续。而PCB板内的真实差分走线末端(即芯片的引脚)间距往往是与走线间距相等或者非常相近的。由此会带来阻抗
2019-05-29 07:49
如何在 Altium Designer 6 中快速进行差分对走线1： 在原理图中让一对网络前缀相同，后缀分别为_N 和_P，并且加上差分队对指示。在原理图中，让一对网络名称的前缀名相同，后缀分别为
2019-07-10 08:38
组图单差分对相乘器分析
2021-03-26 07:41
在pcb上靠近平行走高速差分信号线对的时候，在阻抗匹配的情况下，由于两线的相互耦合，会带来很多好处。但是有观点认为这样会增大信号的衰减，影响传输距离，为什么？我在一些大公司的评估板上看到高速布线有的
2012-03-03 12:37
