• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 一种模拟除法器的设计及仿真验证CMOS工艺

    模拟除法器是一种能实现两个模拟量相除的电子器件。目前不仅应用于模拟运算方面,而且已扩展到无线通讯、电视广播、人工神经网路、机器人控制技术等领域。此外,模拟除法器在模糊控制和测量仪表中也是非常重要的器件。

    2014-09-19 15:14

  • 基于Verilog计算精度可调的整数除法器的设计

    除法器是电子技术领域的基础模块,在电子电路设计中得到广泛应用。目前,实现除法器的方法有硬件实现和软件实现两种方法。硬件实现的方法主要是以硬件的消耗为代价,从而有实

    2012-05-24 09:41

  • Verilog除法器设计

    取被除数的高几位数据,位宽和除数相同(实例中是 3bit 数据)。

    2023-03-27 11:32

  • FPGA基于线性迭代法的除法器设计

    FPGA实现除法的方法有几种,比如直接用/来进行除法运算,调用IP核进行除法运算,但这两种方式都有个共同的问题——都是黑盒子,在进行时序违例处理时,往往不好操作,比如想打打拍改善下时序都不知从何下手。

    2023-07-04 10:03

  • 使用IAR IDE仿真RL78内置硬件乘法器除法器注意事项

    使用IAR IDE仿真RL78内置硬件乘法器除法器注意事项

    2023-10-30 17:04

  • 微功率乘法器/除法器电路原理

    X、Y 和 Z 输入放大器执行伺服操作,以根据施加的信号来控制晶体管的发射极电流。晶体管 Vbe 随电流呈对数变化,因此 Q2 的发射极包括 X 和 Y 对数之和。Z信号对数在 Q4 的基极上提供,于是 Q4 上最终的 Vbe 为 Vbe1 + Vbe2 - Vbe3。

    2018-07-05 10:07

  • 如何设计一个16比特的减法器呢?

    减法电路是基本集成运放电路的一种,算术运算电路主要包括数字**加法器电路、数字减法器电路、数字乘法器电路和数字除法器电路。

    2024-02-19 10:00

  • 四款常见的除法电路图分享

    输入信号为V1、V2,输出Vo为Vo=10V2/V1。这种除法器是将乘法器接在运算放大器的反院回路组成的。V1的输入范围为-0.2V到10V,V2的输入范围为-10V到10V。

    2019-12-31 14:12

  • 新唐科技M031TD2AE控制器介绍

    M031TD2AE 是基于 Arm® Cortex®-M0 内核的低工作电压微控制器,具有 32 位硬件乘法器/除法器

    2019-11-28 09:15

  • 新唐科技M031SC2AE控制器介绍

    M031SC2AE 是基于 Arm® Cortex®-M0 内核的低工作电压微控制器,具有 32 位硬件乘法器/除法器

    2019-11-28 09:50