`刚刚本科毕业，假期导师要求做一个设计。实验室没有做过FPGA的学长只好问网上的各位了。写好的FPGA代码进行RTL仿真波形是符合要求的，如下图。但是做门级仿真的时候，时序就不对了，变成了这样
2016-08-06 12:12
本人最近用verilog代码写了一个DDS正弦波发生器，RTL仿真波形正确，但门级仿真出现毛刺，不知道该如何去掉这些毛刺？我用的是quartus ii 15.0，一开始没分清各种仿真，编译完后就直接
2015-08-08 22:57
TTL逻辑门与普通逻辑门的区别在哪里为什么引入OC门?
2021-03-29 07:23
如何利用交叉耦合门防止推挽驱动器交叠？
2021-04-21 07:07
2、门级描述中，门的驱动能力是否可以自己改变？3、在top-dowm设计方法中，通过什么手段验证系统分块的合理性？4、如何设置综合工具，来得到需要的电路性能？
2015-05-26 20:30
你好，我是FPGA的新手。我的问题是在编写verilog代码并合成之后。我可以在哪里找到一个程序inISE的门级网表。我检查了Plan Ahead。我无法找到。请你帮帮我。通过Nagappan Narayanan
2019-11-11 17:07
为什么仍必须进行门级仿真（GLS）？DAN JOYCE的仅通过门级仿真发现的错误类型有哪些？
2021-09-22 07:21
如何使用 ESP8266 的 GPIO 引脚驱动我的 330MHz 自动门遥控器 我想做的是在 ESP8266 上设置一个网络界面来控制我的自动门 我的自动门是通过一个
2023-05-25 06:00
二极管与电阻并联，且二极管的阴极与PMOS的门级连接，其中二极管起什么作用呢？
2024-08-07 15:52
请问怎么优化宽禁带材料器件的半桥和门驱动器设计？
2021-06-17 06:45
