小弟正在调试一款X波段（9.6-10.8GHz）的锁相环，采用的是内部集成VCO的HMC778LP6CE芯片。在调试中，我发现在距中心频率50Hz整数倍的频率处有很多杂散，请问各位大神这些
2014-07-21 15:47
锁相环 （PLL） 和压控振荡器 （VCO） 输出特定频率的RF信号，理想情况下此信号应当是输出中的唯一信号。但事实上，输出中存在干扰杂散信号和相位噪声。本文讨论最麻烦的杂
2019-04-12 08:32
v分析、优化和消除带VCO的锁相环在高达13.6 GHz处的整数边界杂散
2016-01-07 14:50
锁相环（PLL）和压控振荡器（VCO）以特定频率输出RF信号，理想情况下，该信号将是输出端存在的唯一信号。实际上，输出端存在不需要的杂散信号和相位噪声。本文讨论如何仿真和消除一种更麻烦的
2023-01-08 15:40
您曾设计过具有分数频率合成器的锁相环（PLL）吗？这种合成器在整数通道上看起来很棒，但在只稍微偏离这些整数通道的频率点上杂散就会变得高很多，是吧？如果是这样的话，您就已经遇到过整数
2018-09-06 15:11
锁相环 (PLL) 和压控振荡器 (VCO) 输出特定频率的RF信号，理想情况下此信号应当是输出中的唯一信号。但事实上，输出中存在干扰杂散信号和相位噪声。本文讨论最麻烦的杂
2023-05-22 11:10
通过演示简要介绍锁相环(PLL)中可实现的领先相位噪声和杂散性能。
2019-05-21 06:23
您曾设计过具有分数频率合成器的锁相环（PLL）吗？这种合成器在整数通道上看起来很棒，但在只稍微偏离这些整数通道的频率点上杂散就会变得高很多，是吧？如果是这样的话，您就已经遇到过整数
2023-04-18 09:29
时序至关重要：改善分数分频锁相环合成器中的整数边界杂散状况
2022-11-04 09:50
您曾设计过具有分数频率合成器的锁相环（PLL）吗？这种合成器在整数通道上看起来很棒，但在只稍微偏离这些整数通道的频率点上杂散就会变得高很多，是吧？如果是这样的话，您就已经遇到过整数
2017-04-08 03:56
