Hello！ 请教个关于鉴相频率杂散与环路滤波器布线的问题。例如ADF4360，鉴相
2018-11-07 09:03
最近在设置使用HMC833时用到了PLL VCO Evaluation Software来进行仿真参数的模拟。使用为脱机模式。（1）这边发现鉴相频率无法修改。（2）另外
2018-08-16 06:01
，即N为整数，则鉴相频率PFD=fvco/N，算出鉴相频率后AD9912
2019-02-22 12:27
ad9518-4,改芯片用过好多次，这次应用相噪要求较高，鉴相器工作频率20MHz。发现如下问题： 鉴
2023-12-06 06:51
请问HMC704鉴相器能不能实现小数模式100M参考，100M鉴相，有用过的大神能不能指导一下？
2021-06-08 09:41
将模拟鉴相器输出与频率牵引输出相结合的方法
2019-09-26 09:00
请问鉴相频率和电荷泵电流关系如何评估，以及对杂散相噪的相关评估？
2024-11-11 06:58
一般经典的锁相环推导公式中鉴相器的鉴相灵敏度都是v/rad，那ADF4153的输出时电荷泵的电流，它和经典的鉴
2018-11-06 09:02
倍频从而恶化相噪，难以满足系统要求DDS与PLL环外混频的方式由于输出信号的带宽和杂散主要取决于DDS而难以满足系统要求，而DDS内插PLL作为分频器的方式得到的信号杂散较低，
2019-06-21 06:32
小白网上找了很多鉴相芯片都是最多到2π，有没有0~4π鉴相范围的芯片？
2015-04-17 09:24
