• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • 除法器的设计资料分享

    4.3 实例九 除法器设计4.3.1. 本章导读要求掌握除法器原理,并根据原理设计除法器模块以及设计对应的测试模块,最后在 Robei可视化仿真软件经行功能实现和仿真验证。设计原理这个

    2021-11-12 07:03

  • 高速硬件除法器

    这是一个高速硬件除法器,要求画出此硬件的除法器的工作流程图。说明其工作原理特别是高速原理。要求有仿真时序波形图并说出说明在fpga上验证器硬件功能。

    2020-12-17 09:10

  • 如何检查AND逻辑

    你好。我是在FPGA上设计系统的初学者。我的fpga是XC7K325T -2 FFG900(knitex - 7系列)我想计算基本15位2输入加法器逻辑延迟。如果我能检查AND或OR

    2020-05-25 07:28

  • ise的除法器modelsim仿不了?

    `大虾们,小女子最近调程序的时候用到了ise ip core的除法器,但是调用modelsim仿真的时候发现木有进行除法啊,单独写了个除法器也还是用不了,这是什么情况呢?(vhdl写的程序哈)`

    2013-06-15 11:52

  • 哪位有模拟除法器的电路仿真?

    哪位有模拟除法器的电路仿真,我需要一个简单的除法运算电路。MULTISIM10上面的除法器只是个代号没有实际的型号,我用AD532来做结果不行。

    2013-12-16 11:10

  • 基于FPGA的除法器

    定点除法器的输出是商和余数的形式,但是我想让他表示成小数的形式(因为最后要送到数码管显示),该怎么装换?求大神,给点思路也可以!总共是8位显示,而整数部分和小数部分的位数不定?怎么设计

    2014-05-15 20:01

  • AD835怎么接成除法器

    本帖最后由 gk320830 于 2015-3-5 13:40 编辑 手册上说可以接成除法器,但没有给出实际电路,望高手指点。。。

    2012-03-25 14:20

  • FPGA除法器IP核运算出错

    请问一下大家有没有用Xilinx的除法器IP核的,版本是V3.0的!我们在做有符号数除法的过程中运算结果经常出错!原先做的产品,Divider的工作频率是40M,后来工作频率变为62M时就经常出错

    2015-03-06 19:42

  • 求大神分享一种基于Verilog计算精度可调的整数除法器的设计

    求大神分享一种基于Verilog计算精度可调的整数除法器的设计

    2021-04-29 06:30

  • TTL逻辑与普通逻辑的区别是什么?

    TTL逻辑与普通逻辑的区别在哪里为什么引入OC?

    2021-03-29 07:23