什么是进位和溢出
2023-11-03 07:26
进位计数制系统是什么？如何表示？
2021-12-23 08:36
不像74ls83一样有进位输出，没法把两个4位的二进制数相加自动进位的。就像0001+0001输出的是0000,数码管显示0
2015-12-24 20:03
单片机涉及的项目有哪些？单片机各种进位制的对应关系是怎样的？
2021-09-23 07:52
求大神分享一个带进位控制8位算术逻辑运算实验
2021-09-18 06:35
关于UMLAL指令低32位相加时进位会发生什么情况？还是对操作数的大小是有做限制的？
2012-08-30 13:57
具体设计看图，大概就是通过改变不同的计数初值，来使计数器产生进位输出，产生不同的周期信号。使用VHDL语言。
2019-04-11 15:03
很多资料上都说，可以通过进位链或者延时链，在FPGA上实现亚纳秒级的延时，可是我看不懂具体怎么实现，有大侠有这方面的设计经验，可以给点指教吗？谢谢有资料可以发给俺学习：hndcwxh@163.com
2012-01-07 15:06
怎么用verilog语言设计一个100进制的可逆计数器，可以实现加减，置数，清零，进位，借位功能，大佬求帮助！
2019-05-13 15:41
大家好，刚刚学习verilog有两个问题想请教以下1. 为什么在verilog中的进位是从9进位，但是实际是10有效呢？比如一个秒表中的进位程序如下always_ff @(posedge clk)beginif (r
2016-11-11 20:47
